[发明专利]用于芯片的自适应电压与频率调节的测试电路的实现方法

说明书

一种用于芯片的自适应电压与频率调节的测试电路的实现方法。该实现方法包括：获取用于实现芯片的至少一个关键路径对应的网表；根据第一关键路径对应的网表，对应地从芯片的工作区域内找到第一关键路径，并获取第一关键路径对应的第一关键路径坐标；根据第一关键路径坐标在芯片的不同于工作区域的测试区域中创建第一测试路径的摆放边界；以及在测试区域中根据第一测试路径的摆放边界对第一测试路径包括的各个单元的位置进行布局，从而在测试区域中完成对第一关键路径的物理实现。本公开的实施例提供的实现方法可以提高在芯片中实现测试电路的效率。

技术领域

本公开的实施例涉及一种用于芯片的自适应电压与频率调节的测试电路的实现方法、用于芯片的自适应电压与频率调节方法、用于芯片的自适应电压与频率调节的测试电路的实现装置、用于芯片的自适应电压与频率调节装置、用于芯片的自适应电压与频率调节设备以及存储介质。

背景技术

CMOS(Complementary Metal Oxide Semiconductor)工艺为芯片制造带来了性能和功耗的大幅提升，但随着晶体管尺寸的逐步缩减，靠缩小晶体管提升芯片性能的方式已经接近极限，并且会导致研发费用的大幅提高。为了使得芯片的性能与功耗的平衡达到最佳效果，越来越多的制造商开始采用自适应电压与频率调节方法来动态调整芯片的工作电压。

发明内容

本公开至少一实施例提供一种用于芯片的自适应电压与频率调节的测试电路的实现方法，所述测试电路包括至少一个测试路径，所述至少一个测试路径包括第一测试路径，所述实现方法包括：获取用于实现所述芯片的至少一个关键路径对应的网表，所述至少一个关键路径包括第一关键路径，所述第一关键路径包括第一关键起点单元、第一关键终点单元以及位于所述第一关键起点单元与所述第一关键终点单元之间的至少一个第一关键中间单元；根据所述第一关键路径对应的网表，对应地从所述芯片的工作区域内找到所述第一关键路径，并获取所述第一关键路径对应的第一关键路径坐标，所述第一关键路径坐标包括所述第一关键起点单元、所述第一关键终点单元以及所述至少一个第一关键中间单元在所述工作区域内的坐标；根据所述第一关键路径坐标在所述芯片的不同于所述工作区域的测试区域中创建所述第一测试路径的摆放边界，所述第一测试路径包括第一测试起点单元、第一测试终点单元以及位于所述第一测试起点单元与所述第一测试终点单元之间的至少一个第一测试中间单元；以及在所述测试区域中根据所述第一测试路径的摆放边界对所述第一测试路径包括的各个单元的位置进行布局，从而在所述测试区域中完成对所述第一关键路径的物理实现。

例如，在本公开至少一实施例提供的实现方法中，根据所述第一关键路径坐标在所述芯片的不同于所述工作区域的测试区域中创建所述第一测试路径的摆放边界，包括：根据所述第一关键路径坐标计算获得所述第一关键路径中每相邻的两个单元之间的距离的和，并记作第一距离；以及创建所述第一测试路径的摆放边界，以使得所述第一测试起点单元与所述第一测试终点单元之间的距离为所述第一距离。

例如，在本公开至少一实施例提供的实现方法中，在所述测试区域中根据所述第一测试路径的摆放边界对所述第一测试路径包括的各个单元的位置进行布局，包括：采用自动布局布线工具在所述测试区域中根据所述第一测试路径的摆放边界对所述第一测试路径包括的各个单元的位置进行自动布局。

例如，在本公开至少一实施例提供的实现方法中，在所述测试区域中根据所述第一测试路径的摆放边界对所述第一测试路径包括的各个单元的位置进行布局，还包括：在所述自动布局的操作完成后，对所述第一测试路径包括的各个单元的位置进行调整，以使得所述第一测试路径包括的各个单元的相对位置关系相对于调整前更接近于所述第一关键路径包括的各个单元的相对位置关系，然后固定所述第一测试路径包括的各个单元的位置。