[发明专利]一种基于级间缓冲隔离的时序流水线ADC

权利要求书

1.一种基于级间缓冲隔离的时序流水线ADC，其特征在于，包括时序产生电路、流水线前级电路、缓冲隔离电路、流水线后级电路，其中，

所述时序产生电路，用于产生流水线ADC的前级时钟、后级时钟，所述前级时钟、所述后级时钟均包括一采样相位和一残差放大建立相位，所述采样相位与所述残差放大建立相位分别分配的时间为t₁、t₂，t₁:t₂为1:a，其中，a为大于1的整数；

所述流水线前级电路，连接所述时序产生电路，用于根据所述前级时钟对输入信号进行采样、放大处理得到残差信号；

所述缓冲隔离电路，连接所述流水线前级电路，用于对所述残差信号进行隔离处理得到残差隔离信号；

所述流水线后级电路，连接所述时序产生电路、所述缓冲隔离电路，用于根据所述后级时钟对所述残差隔离信号进行采样、放大处理得到输出信号。

2.根据权利要求1所述的基于级间缓冲隔离的时序流水线ADC，其特征在于，所述前级时钟与所述后级时钟为同周期不同相位的时钟信号。

3.根据权利要求2所述的基于级间缓冲隔离的时序流水线ADC，其特征在于，所述后级时钟比所述前级时钟提前一所述采样相位。

4.根据权利要求1所述的基于级间缓冲隔离的时序流水线ADC，其特征在于，所述时序产生电路包括触发器D1、触发器D2、触发器D3、触发器D4、与门AND1、与门AND2、与门AND3、与门AND4，其中，

所述触发器D1、所述触发器D2的时钟端均与第一时钟信号输入端连接，所述触发器D3、所述触发器D4的时钟端均与第二时钟信号输入端连接，所述触发器D1的置位端、所述触发器D2的复位端均与复位信号输入端连接，所述触发器D1的数据输入端、所述触发器D3的数据输入端与所述触发器D2的数据输出端连接，所述触发器D1的数据输出端与所述触发器D2的数据输入端、所述触发器D4的数据输入端、所述与门AND1的第一输入端连接，所述与门AND1的第二输入端、所述与门AND3的第二输入端均与所述第二时钟信号输入端连接，所述与门AND2的第二输入端、所述与门AND4的第二输入端均与所述第一时钟信号输入端连接，所述与门AND1的输出端与第一时钟输出端连接，所述触发器D2的数据输出端还与所述与门AND3的第一输入端连接，所述与门AND2的输出端与第二时钟输出端连接，所述触发器D3的数据输出端与所述与门AND2的第一输入端连接，所述与门AND3的输出端与第三时钟输出端连接，所述触发器D4的数据输出端与所述与门AND4的第一输入端连接，所述与门AND4的输出端与第四时钟输出端连接，所述触发器D1的复位端、所述触发器D2的置位端、所述触发器D3的置位端、所述触发器D3的复位端、所述触发器D4的置位端、所述触发器D4的复位端均接地。

5.根据权利要求1所述的基于级间缓冲隔离的时序流水线ADC，其特征在于，所述流水线前级电路包括第一采样保持电路、第一子ADC、第一子DAC、第一运算单元、第一放大电路，其中，

所述第一采样保持电路，连接所述时序产生电路，用于根据所述前级时钟中的采样相位对所述输入信号进行采样处理得到第一采样信号；

所述第一子ADC，用于对所述输入信号进行模数转换处理得到第一模数转换信号；

所述第一子DAC，连接所述第一子ADC，用于对所述第一模数转换信号进行数模转换处理得到第一数模转换信号；

所述第一运算单元，连接所述第一采样保持电路、所述第一子DAC，用于对所述第一采样信号与所述第一数模转换信号进行减运算处理生成第一残差处理信号；

所述第一放大电路，连接所述第一运算单元、所述时序产生电路，用于根据所述前级时钟中的残差放大建立相位对所述第一残差处理信号进行放大处理得到所述残差信号。