[发明专利]一种基于并行路径的强臂锁存电压比较器

说明书

本发明提供一种基于并行路径的强臂锁存电压比较器，属于电压比较器领域。本发明主要包括：行多路径输入模块、再生锁存模块以及主时钟控制模块；并行多路径输入模块包括同向并行多路径输入模块以及反向并行多路径输入模块用于输入差分对信号。主时钟控制模块用于输入主时钟信号，再生锁存模块用于锁存再生以及差分对信号的输出。本发明通过并行多路径输入的设置，增加了输出节点处的有效电导率，能够在减少电压比较器偏移的同时减少比较器的整体延迟，提高比较器速度。

技术领域

本发明涉及电压比较器领域，特别是一种基于并行路径的强臂锁存电压比较器。

背景技术

现有技术中为了提高电压比较器的速度通常通过降低再生锁存器的阈值电压来进行，由于其电压比较器的非线性影响，电压比较器固有的偏移电压会因此增大，造成比较器准确性下降。电压比较器存在偏移电压，主要是由于输入晶体管失配、阈值失配和负载电容失配所致通过增加输入晶体管的有效跨导，可以降低比较器中的偏移电压，这可以通过增加它们的宽度来实现。如果通过增加输入晶体管的有效跨导来降低电压比较器的偏移电压，则电压比较器的整体延迟无法减少，不能达到提高比较器速度的目的。

发明内容

本申请提供了一种基于并行路径的强臂锁存电压比较器，通过并行多路径输入的设置在减少电压比较器偏移的同时，减少比较器的整体延迟提高比较器速度。

为了实现上述目的，本申请采用的技术方案是，提供一种基于并行路径的强臂锁存电压比较器，包括并行多路径输入模块、再生锁存模块以及主时钟控制模块；

并行多路径输入模块包括同向并行多路径输入模块以及反向并行多路径输入模块用于输入差分对信号。

同向并行多路径输入模块包括第一同向输入晶体管以及至少一个并行同向输入晶体管组，第一同向输入晶体管与至少一个并行同向输入晶体管组相连接，并且分别与差分对信号中的同向信号的同向输入端以及再生锁存器连接。

反向并行多路径输入模块包括第一反向输入晶体管以及至少一个并行反向输入晶体管组，第一反向输入晶体管与至少一个并行反向输入晶体管组相连接，并且分别与差分对信号中的反向信号的反向输入端以及再生锁存器连接。

主时钟控制模块用于输入主时钟信号，再生锁存模块用于锁存再生以及差分对信号的输出。

本发明的有益效果是：本发明通过并行多路径输入的设置，增加了输出节点处的有效电导率，能够在减少电压比较器偏移的同时减少比较器的整体延迟，提高比较器速度。

附图说明

图1是本发明一种基于并行路径的强臂锁存电压比较器的一个具体实施方式示意图；

图2是现有技术中的强臂锁存电压比较器示意图；

图3是本发明一种基于并行路径的强臂锁存电压比较器的一个具体实施例中输入电流输入结构示意图；

图4是本发明一种基于并行路径的强臂锁存电压比较器的一个具体实施例示意图；

图5是本发明一种基于并行路径的强臂锁存电压比较器的一个具体实例示意图

图中的各部件标记如下：

M1-第一同向输入晶体管，M2-第一反向输入晶体管，M3-第一主时钟控制晶体管，M4-第二主时钟控制晶体管，M5-第一锁存晶体管，M6-第二锁存晶体管，M7-第三锁存晶体管，M8-第四锁存晶体管，Mtail-第三主时钟控制晶体管，M1p-并行同向输入晶体管，Mp-并行同向控制晶体管，M2n-并行反向输入晶体管，Mn-并行反向控制晶体管，VDD-外部电源，CLK-主时钟信号，CLK1-辅助时钟信号，Vinp-正向信号，Vinm-反向信号，I1.1-第一正向电流，Ip-正向并行电流,I2.1-第一反向电流,Im-反向并行电流，I0-总电流。

具体实施方式