[发明专利]一种GIP电路及驱动方法

说明书

本发明提供一种GIP电路及驱动方法，其中GIP电路包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16和电容C1。上述技术方案通过控制QB节点的电压，使得晶体管T3和晶体管T9没有漏电产生，从而Q节点没有了漏电路径，Q点就不发生漏电，栅极线G(n)的输出波形不会失真。上述技术方案提供一个实现高清晰度的显示面板的解决方案，可以改善显示面板的显示品质，提升显示面板的观感，进而提高显示面板的竞争力。

技术领域

本发明涉及显示技术领域，尤其涉及一种GIP电路及驱动方法。

背景技术

近年来，显示面板目前已进入产品多元化，由于产品的多样化应用与客端需求，显示面板在向着轻、薄、低功耗与低成本方面发展。其中，低成本与低功耗是相对重要得课题，

为了降低显示面板的制造成本并借以实现窄边框的目的，在制造过程中通常采用GIP(Gate in Panel，门面板)技术，直接将栅极电路(即GIP电路)集成于平板显示面板上。GIP电路的输出波形易受晶体管的漏电影响，从而导致GIP电路的输出波形出现失真的情况。失真的输出波形又会造成显示面板内显示区域的晶体管开启和关闭出现问题，从而导致显示面板的显示出现异常。

发明内容

为此，需要提供一种GIP电路及驱动方法，解决栅极电路的输出波形易受晶体管的漏电影响的问题。

为实现上述目的，本申请提供了一种GIP电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16和电容C1；

所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号FW，所述晶体管T1的输出端分别连接晶体管T2的控制端和晶体管T4的控制端；

所述晶体管T13的控制端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上，所述晶体管T13的输入端连接电压信号FW，所述晶体管T13的输出端连接第一线路，第一线路还分别连接到晶体管T14的输出端和晶体管T7的输入端相连接的线路、晶体管T3的输出端和晶体管T15的输入端相连接的线路以及晶体管T9的输出端和晶体管T16的输入端相连接的线路上；

所述晶体管T14的输入端连接电压信号BW，所述晶体管T14的控制端和所述晶体管T7的控制端分别连接栅极线G(n+4)，所述晶体管T7的输出端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上；

所述晶体管T2的输入端连接第二线路，所述第二线路连接到晶体管T3的控制端和晶体管T15的控制端相连接的线路、晶体管T11的输出端和晶体管T12的输入端相连接的线路、晶体管T8的输入端以及晶体管T6的控制端上，所述晶体管T2的输出端连接电压信号VGL；

所述晶体管T3的输入端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上，所述晶体管T15的输出端连接电压信号VGL；

所述晶体管T11的输入端和所述晶体管T11的控制端分别连接时钟信号CK(n)；

所述晶体管T12的控制端连接时钟信号CKB(n)，所述晶体管T12的输出端连接电压信号VGL；

CLR分别连接所述晶体管T8的控制端、晶体管T16的控制端和晶体管T10的控制端，电压信号VGL分别连接晶体管T8的输出端、晶体管T16的输出端和晶体管T10的输出端；

所述晶体管T9的控制端还连接到晶体管T8的控制端和晶体管T16的控制端相连接的线路上，所述晶体管T9的输入端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上；