[发明专利]一种GIP电路及驱动方法

权利要求书

1.一种GIP电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16和电容C1；

所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号FW，所述晶体管T1的输出端分别连接晶体管T2的控制端和晶体管T4的控制端；

所述晶体管T13的控制端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上，所述晶体管T13的输入端连接电压信号FW，所述晶体管T13的输出端连接第一线路，第一线路还分别连接到晶体管T14的输出端和晶体管T7的输入端相连接的线路、晶体管T3的输出端和晶体管T15的输入端相连接的线路以及晶体管T9的输出端和晶体管T16的输入端相连接的线路上；

所述晶体管T14的输入端连接电压信号BW，所述晶体管T14的控制端和所述晶体管T7的控制端分别连接栅极线G(n+4)，所述晶体管T7的输出端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上；

所述晶体管T2的输入端连接第二线路，所述第二线路连接到晶体管T3的控制端和晶体管T15的控制端相连接的线路、晶体管T11的输出端和晶体管T12的输入端相连接的线路、晶体管T8的输入端以及晶体管T6的控制端上，所述晶体管T2的输出端连接电压信号VGL；

所述晶体管T3的输入端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上，所述晶体管T15的输出端连接电压信号VGL；

所述晶体管T11的输入端和所述晶体管T11的控制端分别连接时钟信号CK(n)；

所述晶体管T12的控制端连接时钟信号CKB(n)，所述晶体管T12的输出端连接电压信号VGL；

CLR分别连接所述晶体管T8的控制端、晶体管T16的控制端和晶体管T10的控制端，电压信号VGL分别连接晶体管T8的输出端、晶体管T16的输出端和晶体管T10的输出端；

所述晶体管T9的控制端还连接到晶体管T8的控制端和晶体管T16的控制端相连接的线路上，所述晶体管T9的输入端连接到晶体管T1的输出端和晶体管T4的控制端相连接的线路上；

所述晶体管T4的输入端连接时钟信号CK(n)，所述晶体管T4的输出端分别连接栅极线G(n)、晶体管T10的输入端、晶体管T6的输入端和晶体管T5的输入端；

所述晶体管T6的输出端和所述晶体管T5的输出端分别连接电压信号VGL，所述晶体管T5的控制端连接时钟信号CKB(n)；

所述电容C1的第一极板连接所述晶体管T4的控制端，所述电容C1的第二极板连接所述晶体管T4的输出端。

2.根据权利要求1所述的一种GIP电路，其特征在于，还包括晶体管T17；

所述晶体管T17的控制端连接所述栅极线G(n-4)，所述晶体管T1的输入端先连接所述晶体管T17的输出端，而后通过所述晶体管T17的输入端连接电压信号FW；

所述晶体管T13的输入端连接的电压信号FW替换为开启电压VGH。

3.根据权利要求2所述的一种GIP电路，其特征在于，所述第一线路还连接到晶体管T1的输入端和所述晶体管T17的输出端相连接的线路上。

4.根据权利要求1所述的一种GIP电路，其特征在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16和电容C1均设置在显示面板上。

5.根据权利要求4所述的一种GIP电路，其特征在于，所述显示面板为LCD显示面板。

6.根据权利要求1所述的一种GIP电路，其特征在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15或者晶体管T16为薄膜晶体管。

7.一种GIP电路驱动方法，其特征在于，应用于权利要求1至6任意一项所述的GIP电路，包括如下步骤：

在t1阶段，电压信号FW写入高电位，电压信号VGL写入低电位，栅极线G(n-4)写入高电位，时钟信号CK(n)写入低电位，时钟信号CKB(n)写入高电位；

在t2阶段，电压信号FW写入高电位，电压信号VGL写入低电位，栅极线G(n)写入高电位，时钟信号CK(n)写入高电位，时钟信号CKB(n)写入低电位；

在t3阶段，电压信号FW写入高电位，电压信号VGL写入低电位，栅极线G(n+4)写入高电位，时钟信号CK(n)写入高电位，时钟信号CKB(n)写入低电位。