[发明专利]一种自动识别VPP地址的方法及系统

说明书

本发明提供一种自动识别VPP地址的方法及系统，均：在主板端连接器上配设有第一在位识别PIN；在背板端连接器上配设有与第一在位识别PIN配合使用的第二在位识别PIN；第二在位识别PIN在背板端接地；第一在位识别PIN在主板端连接上拉电阻并接入主板端CPLD；主板端CPLD被配置为，在第一在位识别PIN反馈低电平时，通过预先在主板端连接器设定的1pin传输预先设定的与该主板端连接器连接的PCIe Port相对应的PWM信号给背板端CPLD；主板端CPLD被配置为,在第一在位识别PIN反馈高电平时，禁止传输PWM信号给背板端CPLD；背板端CPLD被配置为，用于依据主板端CPLD发来的PWM信号查表找到对应的VPP地址和CPU编号。本发明用于解决VPP地址配置不灵活、PIN占用过多的问题。

技术领域

本发明涉及服务器领域，具体涉及一种自动识别VPP地址的方法及系统。

背景技术

目前服务器市场中NVMe(Non-Volatile Memory express)SSD取代传统SATA SSD/HDD的趋势已愈发明显。由于服务器对可维护性等方面的需求，用于插接NVMe SSD的背板端需要通过LED来显示对应接口上的NVMe SSD的Active、Locate、Error三种状态。该点灯方案的实现原理为：PCIe的Root Complex端(即CPU)通过两线制的VPP(Virtual pin port)总线与背板上的CPLD芯片相连，背板CPLD的功能是模拟PCA9555 IO Expander的I2C表现，与CPU通信，告知NVME在位状态Present并接收Locate/Error信息进行点灯。VPP实际上是一组host smbus，8bit数据代表1个port。原则上CPLD模拟的每个PCA9555(PCA9555为16bit的IOExpander)可传递两个port的信息，即可以给2个NVME硬盘点灯。VPP与CPLD正常通信很重要的一点是，需要保证CPU PCIe Port、VPP address、CPLD模拟9555address三者的对应关系。BIOS可通过VPP_INDEX寄存器设定PCIe port的VPP address及该port对应模拟9555的高8bit还是低8bit。而正确设定CPLD模拟9555的address，需要背板知道某个盘位是接到哪个PCIe port上。

CPU的VPP address是一样的，在多路CPU应用的场合，还需要区分VPP来自于哪个CPU，就需要增加strap pin，如2路CPU就需要增加1个strap pin，4路CPU需要增加2个strappin，8路CPU的话就需要3个strap pin。这些strap pin都需要告知背板CPLD，背板CPLD才能识别VPP信号，进行点灯。