[发明专利]一种自动识别VPP地址的方法及系统

权利要求书

1.一种自动识别VPP地址的方法，其特征在于，该方法基于主板端CPLD、背板端CPLD、主板端连接器和背板端连接器，其中:主板端连接器和背板端连接器配合使用；主板端CPLD和背板端CPLD，能够通过上述主板端连接器、背板端连接器相连；主板端连接器上配设有主板端连接器在位识别PIN，记为第一在位识别PIN；第一在位识别PIN在主板端连接上拉电阻并接入主板端CPLD；背板端连接器上配设有用于与第一在位识别PIN配合使用的背板端连接器在位识别PIN，记为第二在位识别PIN；第二在位识别PIN在背板端接地；

该自动识别VPP地址的方法包括：

主板端CPLD接收第一在位识别PIN反馈的电平信号，并且:在第一在位识别PIN反馈的电平信号为低电平时，通过预先在主板端连接器的sideband部分设定的1pin，传输预先设定的与该主板端连接器连接的PCIe Port相对应的PWM信号给背板端CPLD；在第一在位识别PIN反馈的电平信号为高电平时，禁止通过上述预先在主板端连接器的sideband部分设定的1pin，传输上述预先设定的与该主板端连接器连接的PCIe Port相对应的PWM信号给背板端CPLD；

背板端CPLD依据主板端CPLD发来的PWM信号计算对应的PWM占空比或PWM频率，并根据该计算得到的PWM占空比或PWM频率查找预先设置的第一VPP地址配置表，得到对应的VPP地址和CPU编号。

2.根据权利要求1所述的自动识别VPP地址的方法，其特征在于，主板端每一个主板端连接器上均配设有一个所述的第一在位识别PIN；主板端每一个主板端连接器的sideband部分均预先设定1pin，用于传输预先设定的与其对应的主板端连接器所连接的PCIe Port相对应的PWM信号给背板端CPLD；背板端每一个背板端连接器上均配设有一个所述的第二在位识别PIN。

3.根据权利要求1所述的自动识别VPP地址的方法，其特征在于，所述的主板端连接器和所述的背板端连接器，均采用Slimline连接器或MCIO连接器。

4.根据权利要求1所述的自动识别VPP地址的方法，其特征在于，主板端CPLD内配置有与所述第一VPP地址配置表相同的配置表，记为第二VPP地址配置表；

主板端CPLD在第一在位识别PIN反馈的电平信号为低电平时，通过所述预先在主板端连接器的sideband部分设定的1pin，传输预先设定的与该主板端连接器连接的PCIe Port相对应的PWM信号给背板端CPLD，具体方法为：

主板端CPLD在主板端连接器的第一在位识别PIN反馈的电平信号为低电平时，通过查询所述第二VPP地址配置表找到与该主板端连接器连接的PCIe port相对应的PWM占空比或者PWM频率，然后依据该查询到的PWM占空比或者PWM频率将对应的PWM信号通过所述预先在主板端连接器的sideband部分设定的1pin发送到背板端CPLD。

5.根据权利要求4所述的自动识别VPP地址的方法，其特征在于，所述第二VPP地址配置表中的字段包括CPU number、VPP address以及PWM的占空比和频率，所述CPU number、VPPaddress依次对应CPU编号、VPP地址，第二VPP地址配置表中CPU number、VPP address与PWM的占空比和频率之间的配置方案为以下三种配置方案中的任意一种：(1)配置该表中各PWM的频率为固定值且相等，配置该表中各PWM的占空比的值全不相同，并将该表中CPUnumber、VPP address与PWM的占空比建立一一对应关系；

(2)配置该表中各PWM的占空比为固定值且相等，配置该表中各PWM的频率的值全不相同，并将该表中CPU number、VPP address与PWM的频率建立一一对应关系；

(3)配置该表中各PWM的比较项为全不相等，并将该表中CPU number、VPP address与PWM的比较项建立一一对应关系，其中PWM的比较项为PWM的占空比和频率。