[发明专利]提高闪存的数据保持力的制造方法

说明书

本发明公开了一种提高闪存的数据保持力的制造方法，包括：步骤一、在半导体衬底上完成第一层层间膜之前的闪存的器件单元的形成工艺；步骤二、形成第一层层间膜，包括如下分步骤：步骤21、采用HDP CVD工艺形成第一层氧化层，在第一层氧化层中具有等离子体形成的陷阱电荷；步骤22、去除所述第一层氧化层中的陷阱电荷；步骤23、采用PECVD工艺在第二层氧化层，由第一层氧化层和第二层氧化层叠加形成所述第一层层间膜。本发明能及时消除第一层层间膜中的HDP CVD工艺的等离子体电荷被浮栅周侧的悬挂键捕获而形成的陷阱电荷，从而能防止陷阱电荷对浮栅的存储电荷产生影响，提高闪存的数据保持力。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种提高闪存(flash)的数据保持力(Data Retention)的制造方法。

背景技术

数据保持性力是指，存储芯片在各种应力作用下保持原有数据的能力。

在flash中，浮栅(Floating Gate,FG)是用来存储数据的介质，其周围膜层的质量会直接影响闪存数据保持能力。如果膜层存在一些悬挂键，后续工艺如高密度等离子体(HDP)层间膜(ILD)引入的等离子体(plasma)会被浮栅周围膜层中的悬挂键捕获并形成陷阱电荷。这些陷阱的势垒通常比较浅，在烘烤后电荷容易溢出，沟道状态发生变化，导致数据读取错误，表现为数据保持性失效。

发明内容

本发明所要解决的技术问题是提供一种提高闪存的数据保持力的制造方法，能防止第一层层间膜对栅极结构的浮栅的存储电荷产生不利影响，从而提高闪存的数据保持力。

为解决上述技术问题，本发明提供的提高闪存的数据保持力的制造方法包括如下步骤：

步骤一、在半导体衬底上完成第一层层间膜之前的闪存的器件单元的形成工艺；所述器件单元包括栅极结构，所述栅极结构中包括浮栅，所述浮栅的周侧具有悬挂键；

步骤二、形成第一层层间膜，包括如下分步骤：

步骤21、采用HDP CVD工艺形成第一层氧化层，所述第一层氧化层将各所述器件单元的所述栅极结构之间的间隔区域填充并延伸到所述栅极结构的表面；所述HDP CVD工艺中的等离子体电荷会被所述悬挂键捕获而在所述浮栅周侧形成陷阱电荷。

步骤22、去除所述浮栅周侧的陷阱电荷，以防止所述陷阱电荷对所述浮栅的存储电荷产生影响。

步骤23、采用PECVD工艺在第二层氧化层，由所述第一层氧化层和所述第二层氧化层叠加形成所述第一层层间膜。

进一步的改进是，步骤22中，采用合金工艺去除所述陷阱电荷。

进一步的改进是，步骤22中的合金工艺的工艺气体包括氘气，工艺温度包括475℃～495℃，工艺时间包括数十分钟。

进一步的改进是，所述器件单元的栅极结构采用双分离栅结构。

进一步的改进是，所述闪存的存储阵列为NOR型。

进一步的改进是，步骤一中，所述器件单元的栅极结构包括第一栅极结构、第二栅极结构、第三栅极结构。

所述第一栅极结构包括第一隧穿栅介质层、第一浮栅、第一控制栅介质层，第一控制栅。

所述第二栅介质层包括栅介质层和栅极导电材料层。

所述第三栅极结构包括第二隧穿栅介质层、第二浮栅、第二控制栅介质层，第二控制栅。

所述第一栅极结构、所述第二栅极结构和所述第三栅极结构覆盖在沟道区的表面并分别控制所述沟道区的第一部分、第二部分和第三部分。

所述第一栅极结构和所述第三栅极结构对称设置在所述第二栅极结构两侧。