[发明专利]终端电阻电路、芯片以及芯片通信装置

说明书

本申请实施例公开了一种终端电阻电路、芯片以及芯片通信装置，涉及半导体集成电路技术领域。该终端电阻电路应用于芯片的高速差分I/O对，高速差分I/O对包括第一接口和第二接口，终端电阻电路包括：两个电阻电路以及控制电路，两个电阻电路串联后的一端与第一接口电连接，两个电阻电路串联后的另一端与第二接口电连接，其中，两个电阻电路之间的导线上具有目标节点，两个电阻电路关于目标节点对称设置；控制电路分别与两个电阻电路电连接，用于芯片在上电过程中，控制两个电阻电路处于断开状态。本申请能够避免芯片在上电过程中，因两个I/O短路而导致系统工作异常的问题，提高芯片工作稳定性。

技术领域

本申请涉及半导体集成电路技术领域，更具体地，涉及一种终端电阻电路、芯片以及芯片通信装置。

背景技术

随着集成电路的高速发展，现场可编程逻辑门阵列(Field Programmable GateArray，FPGA)芯片作为一种可编程逻辑器件，在短短二十多年中从电子设计的外围器件逐渐演变为数字系统的核心，伴随着半导体工艺技术的进步，FPGA芯片的设计技术也取得了飞跃式发展及突破。由于FPGA芯片具有高密度、高保密、低功耗、低成本、系统集成、动态可重构等特点，已经在通信、航天、消费电子等领域得到广泛应用。

然而，目前芯片通常存在其高速差分I/O对两端之间的终端电阻，在芯片上电时会出现导通的情况，从而导致芯片的高速差分I/O对两端出现短路，造成芯片系统工作异常的问题。

发明内容

鉴于上述问题，本申请提出了一种终端电阻电路、芯片以及芯片通信装置，以解决上述问题。

第一方面，本申请实施例提供了一种终端电阻电路，应用于芯片的高速差分I/O对，高速差分I/O对包括第一接口和第二接口，终端电阻电路包括：两个电阻电路以及控制电路，其中：两个电阻电路串联后的一端与第一接口电连接，两个电阻电路串联后的另一端与第二接口电连接，其中，连接两个电阻电路的线路上具有目标节点，两个电阻电路关于目标节点对称设置；该控制电路分别与两个电阻电路电连接，用于芯片在上电过程中，控制两个电阻电路处于断开状态。

第二方面，本申请实施例提供了一种芯片，该芯片包括FPGA芯片本体以及第一方面的终端电阻电路，FPGA芯片本体的高速差分I/O对包括第一接口和第二接口，终端电阻分别与第一接口和第二接口电连接。

第三方面，本申请实施例提供了一种芯片通信装置，该芯片通信装置包括第一FPGA芯片、第二FPGA芯片、第一传输线、第二传输线以及三个如第一方面的终端电阻电路，其中，三个终端电阻电路包括第一终端电阻电路、第二终端电阻电路以及第三终端电阻电路，第一FPGA芯片的高速差分I/O对包括第一端口和第二端口，第二FPGA芯片高速差分I/O对包括第三端口和第四端口。其中：第一FPGA芯片的第一端口通过第一传输线与第二FPGA芯片的第三端口电性连接，第一FPGA芯片的第二端口通过第二传输线与第二FPGA芯片的第四端口电性连接；第一终端电阻电路分别与第一FPGA芯片的第一端口和第一FPGA芯片的第二端口电连接，且第一终端电阻电路集成于第一FPGA芯片内；第二终端电阻电路分别与第二FPGA芯片的第三端口和第二FPGA芯片的第四端口电连接，且第二终端电阻电路设置于第二FPGA芯片外；第三终端电阻电路分别与第二FPGA芯片的第三端口和第二FPGA芯片的第四端口电连接，且第三终端电阻电路集成于第二FPGA芯片内。

本申请实施例提供的终端电阻电路、芯片以及芯片通信装置，通过两个电阻电路以及控制电路组成的终端电阻电路，其中：两个电阻电路串联后的一端与芯片的高速差分I/O对的第一接口电连接，两个电阻电路串联后的另一端与芯片的高速差分I/O对的第二接口电连接，其中，两个电阻电路之间的导线上具有目标节点，两个电阻电路关于目标节点对称设置，且该控制电路分别与两个电阻电路电连接，用于芯片在上电过程中，控制两个电阻电路处于断开状态，从而可以避免芯片在上电过程中，其两个I/O接口因短路而导致系统工作异常的问题，提升了芯片系统工作的稳定性。

附图说明