[发明专利]终端电阻电路、芯片以及芯片通信装置

权利要求书

1.一种终端电阻电路，其特征在于，应用于芯片的高速差分I/O对，所述高速差分I/O对包括第一接口和第二接口，所述终端电阻电路包括：

两个电阻电路，所述两个电阻电路串联后的一端与所述第一接口电连接，所述两个电阻电路串联后的另一端与所述第二接口电连接，其中，所述两个电阻电路之间的导线上具有目标节点，所述两个电阻电路关于所述目标节点对称设置；以及

控制电路，所述控制电路分别与所述两个电阻电路电连接，用于所述芯片在上电过程中，控制所述两个电阻电路处于断开状态。

2.根据权利要求1所述的终端电阻电路，其特征在于，所述电阻电路包括电阻单元、第一开关单元和第二开关单元，所述电阻单元的第一端通过所述第一开关单元与所述目标节点电连接，所述电阻单元的第二端与所述第一接口或所述第二接口电连接；

所述第二开关单元分别与所述电阻单元的第一端和所述目标节点电连接。

3.根据权利要求2所述的终端电阻电路，其特征在于，所述第一开关单元包括第一MOS管，所述第一MOS管的源极与所述电阻单元的第一端电连接，所述第一MOS管的漏极与所述目标节点电连接，所述第一MOS管的栅极与所述控制电路电连接，其中，所述第一MOS管为P型MOS管。

4.根据权利要求3所述的终端电阻电路，其特征在于，所述控制电路包括第一P型MOS管、第二P型MOS管、第一N型MOS管、第二N型MOS管以及第三N型MOS管；

所述第一P型MOS管的源极与所述电阻单元的第一端电连接，所述第一P型MOS管的漏极与所述第一MOS管的栅极电连接，所述第一P型MOS管的栅极与第一指定控制端口连接；

所述第二P型MOS管的源极与所述电阻单元的第一端电连接，所述第二P型MOS管的漏极与所述第一MOS管的栅极电连接，所述第二P型MOS管的栅极与第二指定控制端口连接；

所述第一N型MOS管的漏极与所述第一MOS管的栅极电连接，所述第一N型MOS管的源极与所述第二N型MOS管的漏极电连接，所述第一N型MOS管的栅极与所述第一指定控制端口电连接；

所述第二N型MOS管的源极与所述第三N型MOS管的漏极电连接，所述第二N型MOS管的栅极与所述第二指定控制端口电连接；

所述第三N型MOS管的源极接地，所述第三N型MOS管的栅极与第三指定控制端口电连接。

5.根据权利要求4所述的终端电阻电路，其特征在于，所述第二开关单元包括第二MOS管，所述第二MOS管的源极与所述目标节点电连接，所述第二MOS管的漏极与所述电阻单元的第一端电连接，所述第二MOS管的栅极与所述第三指定控制端口电连接，其中，所述第二MOS管为N型MOS管。

6.根据权利要求4所述的终端电阻电路，其特征在于，所述电阻电路还包括第三开关单元，所述第三开关单元分别与所述第一开关单元和所述目标节点电连接。

7.根据权利要求6所述的终端电阻电路，其特征在于，所述第三开关单元包括第三MOS管，所述第三MOS管的源极与所述第一MOS管的漏极电连接，所述第三MOS管的漏极与所述目标节点电连接，所述第三MOS管的栅极与第四指定控制端口电连接，其中，所述第三MOS管为P型MOS管。

8.根据权利要求1至7任一项所述的终端电阻电路，其特征在于，所述终端电阻电路还包括：

滤波电容单元，所述滤波电容单元的一端与所述目标节点电连接，所述滤波电容单元的另一端接地。

9.一种芯片，其特征在于，包括FPGA芯片本体以及如权利要求1至8任一项所述的终端电阻电路，所述FPGA芯片本体的高速差分I/O对包括第一接口和第二接口，所述终端电阻电路分别与所述第一接口和所述第二接口电连接。

10.一种芯片通信装置，其特征在于，包括第一FPGA芯片、第二FPGA芯片、第一传输线、第二传输线以及三个如权利要求1至8任一项所述的终端电阻电路，其中，三个所述终端电阻电路包括第一终端电阻电路、第二终端电阻电路以及第三终端电阻电路，第一FPGA芯片的高速差分I/O对包括第一端口和第二端口，所述第二FPGA芯片高速差分I/O对包括第三端口和第四端口；

所述第一FPGA芯片的第一端口通过所述第一传输线与所述第二FPGA芯片的第三端口电性连接，所述第一FPGA芯片的第二端口通过所述第二传输线与所述第二FPGA芯片的第四端口电性连接；

所述第一终端电阻电路分别与所述第一FPGA芯片的第一端口和所述第一FPGA芯片的第二端口电连接，且所述第一终端电阻电路集成于所述第一FPGA芯片内；

所述第二终端电阻电路分别与所述第二FPGA芯片的第三端口和所述第二FPGA芯片的第四端口电连接，且所述第二终端电阻电路设置于所述第二FPGA芯片外；

所述第三终端电阻电路分别与所述第二FPGA芯片的第三端口和所述第二FPGA芯片的第四端口电连接，且所述第三终端电阻电路集成于所述第二FPGA芯片内。