[发明专利]超结器件及制作方法

说明书

本发明提供一种超结器件及制作方法，包括：1)在第一衬底及第二衬底的第一主面刻蚀出第一沟槽及第二沟槽，沟槽呈倒梯形；2)将第一衬底与第二衬底键合；3)减薄第一衬底，并保留一支撑层；4)氧化支撑层，腐蚀去除氧化层，以显露沟槽，所述沟槽呈纺锤形结构。本发明通过将分别刻蚀形成有倒梯形沟槽的第一衬底与第二衬底键合，形成纺锤形沟槽结构，并通过减薄显露出该纺锤形沟槽结构，纺锤形沟槽结构可以缩小超结结构中的P型柱和N型柱的电荷差距，使超结器件达到电荷平衡，从而提高超结器件的耐压性能及降低超结器件的导通电阻。

技术领域

本发明属于半导体器件设计及制造领域，特别是涉及一种超结器件及制作方法。

背景技术

在功率半导体领域内，以垂直双扩散工艺形成的纵向金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)称为VDMOSFET，简称VDMOS。对于传统的VDMOS，一般通过增大外延层厚度和降低外延层掺杂浓度的方式提高击穿电压，但是，这种方式会使外延层电阻显著的提高。超结金属氧化物半导体场效应晶体管(Super Juction Metal OxideSemiconductor Field Effect Transistor，SJ-MOSFET)是VDMOS器件的一种改进结构，其通过在外延层内加入交替的P-N结构，形成P型立柱和N型立柱，使器件处于阻断状态时，外延层内的纵向电场几乎为恒值，这使器件的导通电阻对击穿电压的依赖关系大大降低，从而降低器件的通态损耗。因此，该结构在高击穿电压的器件中得到广泛的应用。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超结器件及制作方法，用于解决现有技术中刻蚀所得沟槽为倒梯形结构，导致超结P型柱和N型柱的电荷有较大差距，不利于电荷平衡而造成器件耐压降低的问题。

为实现上述目的及其他相关目的，本发明提供一种超结器件的制作方法，所述制作方法包括：1)提供第一衬底及第二衬底，所述第一衬底及第二衬底均包括相对的第一主面及第二主面，基于光掩模，通过光刻-刻蚀工艺在所述第一衬底的第一主面刻蚀出第一沟槽，所述第一沟槽呈倒梯形；基于光掩模，通过光刻-刻蚀工艺在所述第二衬底的第一主面刻蚀出第二沟槽，所述第二沟槽呈倒梯形；2)将所述第一衬底的第一主面与所述第二衬底的第一主面键合；3)自所述第一衬底的第二主面减薄所述第一衬底，使所述第一衬底的第二主面与所述第一沟槽之间保留一支撑层；4)氧化所述支撑层形成氧化层，并通过腐蚀去除所述氧化层，以显露所述第一沟槽，所述第一沟槽与所述第二沟槽组成纺锤形沟槽结构。

可选地，所述制作方法还包括步骤5)，基于与步骤1)的所述光掩模图形相同的硬掩膜版，通过所述硬掩膜版与显露的所述第一沟槽对准后，直接对所述第一沟槽的底部进行刻蚀，以增大所述第一沟槽的底部宽度，使所述第一沟槽的形貌概呈矩形。

可选地，步骤1)所述的第一沟槽的底部宽度为顶部宽度的四分之一至四分之三之间，所述的第二沟槽的底部宽度为顶部宽度的四分之一至四分之三之间。

可选地，所述第一沟槽的深度介于1～30微米之间，所述第二沟槽的深度介于1～30微米之间。

可选地，所述第一沟槽的深度介于15～25微米之间，所述第二沟槽的深度介于15～25微米之间。

可选地，步骤1)的刻蚀方法包括反应离子刻蚀RIE与深硅刻蚀ICP中的一种。

可选地，步骤3)中，采用化学机械抛光工艺对所述第一衬底进行减薄，减薄后的所述支撑层的厚度介于0.5微米～2微米之间。

可选地，所述制作方法还包括步骤：所述第一衬底及第二衬底为第一导电类型掺杂，于所述第一沟槽及第二沟槽中填充第二导电类型掺杂的半导体材料层，以与所述第一衬底及第二衬底共同形成超结结构。