[发明专利]一种新型中间层FPGA总线仲裁机制及其实施方法

说明书

本发明公开了一种新型中间层FPGA总线仲裁机制及其实施方法，它涉及总线仲裁机制。本发明总线具有多个节点互联，每个节点具有总线控制申请信号线(输出)和申请成功信号线(输入)，每个节点在发起总线通信前需向总线仲裁模块申请总线控制权，总线仲裁模块依据时间优先原则进行总线控制权的分配，并向节点发送申请成功信号，节点在取得控制权后进行1次数据传输，为防止节点长时间占有总线，规定每次传输数据为1个数据帧(最大为1KB),传输完成后即释放总线控制权(撤销总线控制申请信号)。仲裁模块对每次传输进行限时控制，以防止节点通信故障时引起长时间占用总线。

技术领域

本发明涉及的是一种总线仲裁机制，具体涉及一种新型中间层FPGA总线仲裁机制及其实施方法。

背景技术

在一体化系统中BLVDS总线通信采用多点相连，半双工通信，总线宽度为4位数据线，1位时钟线；时钟的频率为20MHz。总线采用多对多通信模式，实现多主通信，因此必须具有总线仲裁机制。任何节点需要发起一次传输，必须先取得总线控制权，主控节点在发送1个数据帧后，立即放弃总线控制权，该节点仍有数据需要发送，则需重新申请总线控制权，该机制确保了各节点的通信实时性。

综上所述，本发明设计了一种新型中间层FPGA总线仲裁机制及其实施方法。

发明内容

针对现有技术上存在的不足，本发明目的是在于提供一种新型中间层FPGA总线仲裁机制及其实施方法，总线仲裁模块依据时间优先原则进行总线控制权的分配，并向节点发送申请成功信号，节点在取得控制权后进行1次数据传输，为防止节点长时间占有总线，规定每次传输数据为1个数据帧(最大为1KB),传输完成后即释放总线控制权(撤销总线控制申请信号)。仲裁模块对每次传输进行限时控制，以防止节点通信故障时引起长时间占用总线。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种新型中间层FPGA总线仲裁机制，包括外部信号滤波模块、计数器模块以及仲裁模块，外部信号滤波模块与仲裁模块连接，仲裁模块内置有为超时判断提供数据的计数器模块。

一种新型中间层FPGA总线仲裁机制的实施方法，其仲裁机制的流程如下：

(1)一次扫描全部申请线，如果全部无效就继续扫描，非全部无效即进入顺序扫描程序；

(2)扫描到请求有效时，将有效请求存入优先级列表的最前面，输出有效应答，并对当前应答路开始计时。在此期间，继续重新扫描；

(3)判断是否完成本次扫描，未完成则继续扫描，已完成扫描则判断申请是否全部有效；

(4)如果申请全部有效存入了优先列表，则一直监测列表是否有请求撤销，如果有请求撤销了，需及时更新优先级列表，删除已撤销的位，其后的路数依次前移一位，然后进入步骤5；

(5)如果无请求撤销且本次扫描完成，则进入步骤5；

(6)判断是否超时，如果超时，列表全部前移一位，清除当前已应答的总线，然后返回超时判断状态；如果未超时，进入下一步骤；

(7)判断当前扫描路是否有效，如果无效，继续判断无效路是否在优先级列表中，如果不在，进入步骤5，在，则进入步骤4，监测请求撤销情况的步骤；

(8)如果当前扫描路有效，判断此路是否在优先级列表中；

(9)如果有效路已经存在于列表中，则不存入列表，避免重复申请，判断是否超时，如果超时，列表全部前移一位，清除当前已应答的总线，进入步骤5；未超时则直接进入步骤5；

(10)如果有效路不存在列表中，则将此路存入优先级列表的队尾，判断是否超时，如果超时，列表全部前移一位，清除当前已应答的总线，进入步骤5；未超时则进入下一步骤；

(11)判断优先级列表是否已满，已满进入步骤4，未满进入步骤5；