[发明专利]一种新型中间层FPGA总线仲裁机制及其实施方法

权利要求书

1.一种新型中间层FPGA总线仲裁机制，其特征在于，包括外部信号滤波模块、计数器模块以及仲裁模块，外部信号滤波模块与仲裁模块连接，仲裁模块内置有为超时判断提供数据的计数器模块。

2.根据权利要求1所述的一种新型中间层FPGA总线仲裁机制及其实施方法，其特征在于，其仲裁机制的流程如下：

(1)一次扫描全部申请线，如果全部无效就继续扫描，非全部无效即进入顺序扫描程序；

(2)扫描到请求有效时，将有效请求存入优先级列表的最前面，输出有效应答，并对当前应答路开始计时；在此期间，继续重新扫描；

(3)判断是否完成本次扫描，未完成则继续扫描，已完成扫描则判断申请是否全部有效；

(4)如果申请全部有效存入了优先列表，则一直监测列表是否有请求撤销，如果有请求撤销了，需及时更新优先级列表，删除已撤销的位，其后的路数依次前移一位，然后进入步骤(5)；

(5)如果无请求撤销且本次扫描完成，则进入步骤(5)；

(6)判断是否超时，如果超时，列表全部前移一位，清除当前已应答的总线，然后返回超时判断状态；如果未超时，进入下一步骤；

(7)判断当前扫描路是否有效，如果无效，继续判断无效路是否在优先级列表中，如果不在，进入步骤(5)，在，则进入步骤(4)，监测请求撤销情况的步骤；

(8)如果当前扫描路有效，判断此路是否在优先级列表中；

(9)如果有效路已经存在于列表中，则不存入列表，避免重复申请，判断是否超时，如果超时，列表全部前移一位，清除当前已应答的总线，进入步骤(5)；未超时则直接进入步骤(5)；

(10)如果有效路不存在列表中，则将此路存入优先级列表的队尾，判断是否超时，如果超时，列表全部前移一位，清除当前已应答的总线，进入步骤(5)；未超时则进入下一步骤；

(11)判断优先级列表是否已满，已满进入步骤(4)，未满进入步骤(5)；

(12)其他情况进入步骤(1)。