[发明专利]用于测试的集成主板和测试装置

说明书

本发明提供一种用于测试的集成主板和测试装置。所述集成主板集成有：符合第一通信协议的待测试链路和连接器，所述待测试链路根据待验证的布线方案走线，所述待测试链路的第一端用于连接中央处理器或者加速处理器，第二端连接所述连接器；至少一根标准校准线，所述标准校准线用于获取中央处理器或者加速处理器输入待测试链路的信号，以校准待测试链路的测试数据。本发明能够对待测试中央处理器或者加速处理器的IO接口性能进行摸底测试，为芯片设计或者外围组件设计提供设计参考。

技术领域

本发明涉及计算机技术领域，尤其涉及一种用于测试的集成主板和测试装置。

背景技术

随着当前CPU(central processing unit，中央处理器)和加速处理器芯片性能的提升，信号速率随之升高。进行芯片设计或者外围组件设计时，有时需要对芯片高速IO接口性能进行摸底测试，以便提供准确的高速信号设计指导。目前缺少相关的测试装置。当前没有加速处理器、CPU与加速处理器高速互连电气性能测试装置。高速IO接口包括CPU高速接口，如PCIE、SATA、USB等，加速处理器高速接口如XGMI、PCIE等。

发明内容

本发明提供的用于测试的集成主板，能够对测试CPU的IO接口性能进行摸底测试，为芯片设计或者外围组件设计提供设计参考。

第一方面，本发明提供一种用于测试的集成主板，所述集成主板集成有：

符合第一通信协议的待测试链路和连接器，所述待测试链路根据待验证的布线方案走线，所述待测试链路的第一端用于连接中央处理器或者加速处理器，所述待测试链路的第二端连接所述连接器；

至少一根标准校准线，所述标准校准线用于获取所述中央处理器或者加速处理器输入所述待测试链路的信号，以校准所述待测试链路的测试数据。

可选地，所述中央处理器或者所述加速处理器设置在所述集成主板上。

可选地，所述集成主板设置有用于插设所述中央处理器或者所述加速处理器的插槽。

可选地，所述标准校准线的第一端与所述待测试链路的第一端连接相同的中央处理器或加速处理器的端口，所述标准校准线的第二端形成有测试转接头。

可选地，所述集成主板设置有与所述中央处理器连接的下述链路中的一项或多项：串行高速信号Sata链路和Sata标准校准线；互连高速PCI-E链路和PCI-E标准校准线；通用串行总线USB链路和USB标准校准线；用于连接小型热插拔光模块的XGBE端口链路；第四代高速CMOS动态随机访问DDR4通道。

可选地，所述串行高速信号Sata链路包括：第一Sata链路，所述第一Sata链路的第二端形成有连接器Mini SAS HD；第二Sata链路，所述第二Sata链路的第二端形成有连接器M.2；所述Sata标准校准线的第二端形成有测试转接头SMP；

所述互连高速PCI-E链路包括：第一PCI-E链路，所述第一PCI-E链路的第二端形成有PCI-E X8插槽；第二PCI-E链路，所述第二PCI-E链路的第二端形成有PCI-E X4插槽；第三PCI-E链路，所述第三PCI-E链路的第二端形成连接器M.2；第四PCI-E链路，所述第四PCI-E链路的第二端形成有连接器Slimline；所述PCI-E标准校准线的第二端形成有测试转接头SMP；

所述通用串行总线USB链路包括：第一USB 3.0链路，所述第一USB 3.0链路的第二端形成有连接器USB TYPE-A，第二USB 3.0链路，所述第二USB 3.0链路的第二端连接USB线，USB2.0链路，所述USB 2.0链路的第二端形成有连接器USB TYPE-A；USB 3.0标准校准线的第二端形成有测试转接头SMA；

所述XGBE端口链路的第二端用于连接SFP+光模块，所述DDR4通道包括两个DDR4通道，每个DDR4通道的第二端形成有两个用于插设DDR4内存条的插槽。