[发明专利]一种具有单置换网络的分层半并行LDPC译码器系统

说明书

本发明涉及一种具有单置换网络的分层半并行LDPC译码器系统，属于译码器硬件设计领域。该系统包括单置换网络的分层译码架构、单置换网络的分层半并行译码架构、分层半并行译码的流水线设计、分层半并行LDPC译码器的硬件构架。本发明通过更改从变量节点传递到校验节点的每个信息块的循环移位值，去掉了校验节点和变量节点之间的置换网络模块，即通过单置换网络就可以完成译码器的循环移位操作，从而减小了译码器的硬件资源。采用半并行的译码结构，同时在半层之间加入流水线。与分层全并行结构的译码器相比，半并行结构的译码器的变量节点并行度仅为码长的一半，但可以实现其3/4的吞吐量，同时将硬件资源减少了一半。

技术领域

本发明属于译码器硬件设计领域，涉及一种具有单置换网络的分层半并行LDPC译码器系统。

背景技术

无线通信一个最明显的特征就是信道，对所有发射机而言信道是共享的，而共享的信道会带来非常严重的干扰，所以设计者们所思考的一个核心问题就是如何在无线信道中使得信息能够尽量可靠的传输，以减少我们信息传输中的差错，同时又能不降低收发系统整体的信息传输效率，以期望兼顾整个系统的可靠性和有效性。信道纠错码在发射端待传输的信源中加入一些额外比特，再把信源比特上承载的信息拓展到这些额外比特上，最终在接收端译出和纠正接收数据中的错误，增强数据在传输过程中抵御各种干扰能力，提高系统的可靠性。

LDPC(Low Density Parity Check Code)码就是属于纠错码的一种，是一种稀疏校验矩阵的分组纠错码。主要优点有：是性能接近香农极限的一种纠错码，可以引入并行的处理方式，译码相对简单，因容易描述所以硬件设计难度不高。1997年，D.MacKay从现代编码理论观点出发，重新研究LDPC码，这种优秀的编码理论开始复兴。如今，随着计算机技术的增强和相关理论的发展，LDPC码又重新引起了人们的兴趣，并且成为主流的纠错方案之一。LDPC码尤其是码长相对较长的LDPC码，以其优异的误码纠错能力已经被各大的通信标准组织纳入到其发布的各类通信标准中，如IEEE802.11、CCSDS、DVB-S2等。在3G和4G时代，Turbo码一直被确定为其信道编码，而在5G时代，LDPC码作为5G增强移动宽带(eMBB，Enhance Mobile Broadband)场景的信道编码。

随着现代通信技术的不断进步，通信系统逐渐向呑吐量更高、容量更大及可靠性更高的方向发展，信道纠错码也因而得到了广泛的应用。同时LDPC码由于校验矩阵的结构性，而具有固有的译码并行性，可以满足高速高呑吐量的要求。因而在扩展新一代无线通信系统服务范围、提高视频广播系统呑吐量等方面，LDPC码表现出了优异的性能和应用前景。

为了满足人们对于通信日益增加的使用需求，各种通信标准在传输数据方面吞吐量的要求也不断增加，即在传输数据方面提出了高速高呑吐量的要求。要满足各种通信技术标准在传输数据方面的高吞吐量，就需要高吞吐量的LDPC译码器，传统高吞吐量的译码器一般采用全并行的方式实现译码，全并行译码结构中所有校验节点和变量节点的更新是在同一个时钟周期内同时进行的，其译码速率快、吞吐率高，但是以牺牲译码复杂度为代价的，且随着码长的增加其译码复杂度成指数倍的增加。而且，全并行译码的方式消耗大量的硬件资源，同时电路的功耗还高。不仅如此，全并行结构的电路还存在走线阻塞问题和长的互连问题，这些导致译码器的时序差，还降低了电路的最高时钟频率。

发明内容

有鉴于此，本发明的目的在于提供一种具有单置换网络的分层半并行LDPC译码器系统。

为达到上述目的，提供如下技术方案：

一种具有单置换网络的分层半并行LDPC译码器系统，该系统采用最小和译码算法，包括单置换网络的分层译码架构、单置换网络的分层半并行译码架构、分层半并行译码的流水线设计模块、分层半并行LDPC译码器的硬件构架。