[发明专利]一种具有单置换网络的分层半并行LDPC译码器系统有效
| 申请号: | 202011411615.5 | 申请日: | 2020-12-03 |
| 公开(公告)号: | CN112636767B | 公开(公告)日: | 2023-04-07 |
| 发明(设计)人: | 张红升;丁太云;刘挺;易胜宏 | 申请(专利权)人: | 重庆邮电大学 |
| 主分类号: | H03M13/11 | 分类号: | H03M13/11 |
| 代理公司: | 北京同恒源知识产权代理有限公司 11275 | 代理人: | 赵荣之 |
| 地址: | 400065 *** | 国省代码: | 重庆;50 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 具有 置换 网络 分层 并行 ldpc 译码器 系统 | ||
1.一种具有单置换网络的分层半并行LDPC译码器系统,其特征在于:包括单置换网络的分层译码架构、单置换网络的分层半并行译码架构、分层半并行译码的流水线设计、分层半并行LDPC译码器的硬件构架;
单置换网络的分层译码架构,分层译码在校验节点处理前后都使用置换网络来进行循环移位操作,通过更改从变量节点传递到校验节点的每个信息块的循环移位值,只通过单置换网络就可以完成译码器的循环移位操作;
单置换网络的分层半并行译码架构,全并行结构的译码器消耗大量的硬件资源,采用半并行的译码结构来减少译码器的硬件资源;
分层半并行译码的流水线设计,采用分层半并行译码结构,同时在半层之间加入流水线,增大译码器硬件实现的工作频率;
分层半并行LDPC译码器的硬件构架,用来详细描述译码硬件实现的各个模块,该硬件架构包括顶层控制模块、MUX2_1模块、后验概率信息存储模块、MUX3_1模块、置换网络模块、校验节点功能CFU模块和顺序输出模块;
所述顶层控制模块通过控制信号的状态转移控制其他模块的时序;
所述mux2_1模块为二选一模块,用来选择译码第一次输入的LLR信息和校验节点更新的后验概率信息,并且与后验概率信息存储模块连接;
所述后验概率信息存储模块对前半部分后验概率信息和后半部分后验概率信息进行存储,并且分别与mux2_1模块、mux3_1模块和顺序输出模块连接;
所述mux3_1模块为三选一模块,用来选择译码第一次输入的LLR信息、校验节点更新的后验概率信息以及当校验矩阵为负数时的全零信息,并且一端与后验概率信息存储模块连接,另一端与置换网络模块连接;
所述置换网络模块用来对并行数据进行循环移位操作,并且一端与mux3_1模块信号连接,另一端与后验概率信息存储模块信号连接;
所述校验节点功能CFU模块用来计算输入中的最小值和次小值以更新外部信息和后验概率信息,并且一端与置换网络模块连接,另一端与mux2_1模块信号连接;
所述顺序输出模块用来译码判决输出,并且与后验概率信息存储模块连接。
2.根据权利要求1所述的一种具有单置换网络的分层半并行LDPC译码器系统,其特征在于:所述单置换网络的分层译码架构包括后验信息存储模块、变量节点处理模块、单置换网络模块和校验节点处理模块,通过修改校验矩阵中的循环移位值,所述单置换网络模块就可以完成分层译码中的两次循环移位操作;
所述后验信息存储模块一端与变量节点处理模块连接,另一端与校验节点处理模块连接;
所述变量节点处理模块一端与后验信息存储模块连接,另一端与单置换网络模块连接;
所述单置换网络模块一端与变量节点处理模块连接,另一端与校验节点处理模块连接;
所述校验节点处理模块一端与单置换网络模块连接,另一端与后验信息存储模块连接;
所述单置换网络模块的循环移位值等于基校验矩阵Hb中两个连续层循环移位值的差值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆邮电大学,未经重庆邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011411615.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:数据异常定位方法及装置
- 下一篇:阵列基板及测量阵列基板电容的方法
- 同类专利
- 专利分类





