[发明专利]一种用于地面警戒雷达的数字信号处理组件

说明书

本发明设计雷达信号处理领域，具体涉及一种用于地面警戒雷达的数字信号处理组件，采用双FPGA的结构形式，充分发挥FPGA强大的逻辑控制能力和高速信号处理能力的特点，与传统地面警戒雷达数字信号处理组件相比处理能力更强、存储容量更大、接口更加灵活、具有可扩展性；针对现有的地面警戒雷达数字信号处理方法进行改进，抗干扰和杂波抑制能力更强，信号处理效果更好。

技术领域

本发明提供一种用于地面警戒雷达的雷达数字处理组件，属于雷达信号处理领域。

背景技术

雷达信号处理在雷达系统中有着不可或缺的重要地位。它的实质是对目标回波进行解调，提取出有用信息，减小噪声的干扰，去除不需要的杂波，并通过一定的处理得到所需的目标信息的过程。早期的雷达使用模拟电路对信号进行处理，不仅结构复杂，而且电路本身也极易受到干扰。随着数字电路技术的不断发展及其在雷达信号处理方面的应用，雷达的整体性能得到了大幅度提升。随后的微电子技术，特别是微处理器技术的发展，使雷达信号处理逐渐从模拟化转化为数字化。地面警戒雷达在国土防御中担任地面警戒任务，要求其能及早发现作用范围内的目标并大概地测定其位置，并密切监视作用范围内的目标活动情况。想要有效地确保警戒雷达工作状态的高度实时性及可靠性，其信号处理系统必然成为了极为关键的部分。因此研究应用于地面警戒雷达的专用数字信号处理组件对推进地面警戒雷达发展具有非常重要的意义。

传统的雷达数字信号处理组件采用DSP实现，这种技术比较成熟，但是 DSP指令更适合实现算法而不是逻辑控制，其外部接口的通用性较差，对雷达系统的控制显的不够灵活。西安电子科技大学的林伟设计了一种基于 FPGA+DSP的警戒雷达信号处理机，DSP作为主控制器,FPGA作为协处理器。 FPGA完成外围接口和A/D、D/A转换器的时序逻辑控制,数据格式转换和逻辑电平转换。DSP进行FFT处理,控制数据传输。这种架构的优点在于，整个硬件系统比较协调，计算资源分布得比较均衡，但是硬件电路设计及实现比较复杂。基于此，本发明设计了一种基于FPGA的雷达数字信号处理组件，其所有功能由两片相同的FPGA实现。FPGA拥有DSP无法比拟的逻辑控制能力，并且具有丰富的数字信号处理IP核资源，完全有能力实现复杂的数字处理算法，并且相比FPGA+DSP硬件架构，硬件电路设计相对简单。

发明内容

本发明所解决的技术问题是：克服现有技术的不足，提供一种用于地面警戒雷达的数字信号处理组件，实现对地面警戒雷达的系统控制和数字信号处理的功能，并针对现有的地面警戒雷达信号处理方法进行改进，以达到更好的效果。

本发明所采用的技术方案为：一种用于地面警戒雷达的雷达数字处理组件，包括模数转换模块、主控模块、存储模块；其中：

模数转换模块，对雷达回波信号进行模数转换，得到中频数字信号序列，然后送入主控模块；

主控模块，对中频数字信号序列进行数字正交下变频，得到I路数字基带信号、Q路数字基带信号，对I路数字基带信号、Q路数字基带信号进行脉冲压缩处理，去除宽带调制信号，得到I路窄脉冲回波序列和Q路窄脉冲回波序列；将每个脉冲重复周期I路窄脉冲回波序列和Q路窄脉冲回波序列分别按照距离维顺序依次存储至存储模块，再将多个脉冲重复周期的I路窄脉冲回波序列和Q路窄脉冲回波序列按照多普勒维顺序从存储模块中取出并重新排列，得到多个脉冲重复周期同一距离单元的多个脉冲序列，对多个脉冲重复周期同一距离单元的多个脉冲数据进行动目标显示处理，去除静目标，得到I路动目标显示回波序列和Q路动目标显示回波序列，对I路动目标显示回波序列和Q路动目标显示回波序列进行动目标检测，再根据动目标检测的结果进行恒虚警处理，得到目标状态、目标幅度、目标距离和目标速度；

存储模块，用于存储I路窄脉冲回波序列和Q路窄脉冲回波序列。

所述主控模块包括第一FPGA模块和第二FPGA模块；