[发明专利]一种用于地面警戒雷达的数字信号处理组件

权利要求书

1.一种用于地面警戒雷达的雷达数字处理组件，其特征在于包括模数转换模块、主控模块、存储模块；其中：

模数转换模块，对雷达回波信号进行模数转换，得到中频数字信号序列，然后送入主控模块；

主控模块，对中频数字信号序列进行数字正交下变频，得到I路数字基带信号、Q路数字基带信号，对I路数字基带信号、Q路数字基带信号进行脉冲压缩处理，去除宽带调制信号，得到I路窄脉冲回波序列和Q路窄脉冲回波序列；将每个脉冲重复周期I路窄脉冲回波序列和Q路窄脉冲回波序列分别按照距离维顺序依次存储至存储模块，再将多个脉冲重复周期的I路窄脉冲回波序列和Q路窄脉冲回波序列按照多普勒维顺序从存储模块中取出并重新排列，得到多个脉冲重复周期同一距离单元的多个脉冲序列，对多个脉冲重复周期同一距离单元的多个脉冲数据进行动目标显示处理，去除静目标，得到I路动目标显示回波序列和Q路动目标显示回波序列，对I路动目标显示回波序列和Q路动目标显示回波序列进行动目标检测，再根据动目标检测的结果进行恒虚警处理，得到目标状态、目标幅度、目标距离和目标速度；

存储模块，用于存储I路窄脉冲回波序列和Q路窄脉冲回波序列。

2.根据权利要求1所述的一种用于地面警戒雷达的雷达数字处理组件，其特征在于所述主控模块包括第一FPGA模块和第二FPGA模块；

第一FPGA模块，用于对中频数字信号序列进行数字正交下变频，得到I、Q两路正交数字基带信号，对I、Q两路正交数字基带信号进行脉冲压缩处理，去除宽带调制信号，得到I路窄脉冲回波序列和Q路窄脉冲回波序列，将I路窄脉冲回波序列和Q路窄脉冲回波序列分别按照距离维顺序依次存储至存储模块；

第二FPGA模块，多个脉冲重复周期的I路窄脉冲回波序列和Q路窄脉冲回波序列按照多普勒维顺序从存储模块中取出并重新排列，得到多个脉冲重复周期同一距离单元的多个脉冲序列，对多个脉冲重复周期同一距离单元的多个脉冲数据进行动目标显示处理，去除静目标，得到I路动目标显示回波序列和Q路动目标显示回波序列，对I路动目标显示回波序列和Q路动目标显示回波序列进行动目标检测，再根据动目标检测的结果进行恒虚警处理，得到目标状态、目标幅度、目标距离和目标速度。

3.根据权利要求1所述的一种用于地面警戒雷达的雷达数字处理组件，其特征在于所述第一FPGA模块对中频数字信号序列进行数字正交下变频的处理过程为：

对中频数字信号进行奇偶交替采样，形成两路中频数字信号，再对每一路中频数字信号依次乘以符号(-1)^k，k为每一路中频数字信号采样点数，完成符号修正处理；之后进行低通滤波保留带宽内的信号去掉带宽外的信号，最后，按照预设的速率进行抽取，以降低后续处理模块的处理速率，从而得到I路数字基带信号、Q路数字基带信号。

4.根据权利要求1所述的一种用于地面警戒雷达的雷达数字处理组件，其特征在于所述脉冲压缩处理过程为：

将I路数字基带信号分别经过I路滤波器、Q路滤波器进行匹配滤波处理之后得到第一脉冲压缩信号、第二脉冲压缩信号；

将Q路数字基带信号分别经过I路滤波器、Q路滤波器进行匹配滤波处理之后得到第三脉冲压缩信号、第四脉冲压缩信号；

将第一脉冲压缩信号与第四脉冲压缩信号求差，得到I路窄脉冲回波序列；

将第二脉冲压缩信号与第三脉冲压缩信号求和，得到Q路窄脉冲回波序列。

5.根据权利要求1所述的一种用于地面警戒雷达的雷达数字处理组件，其特征在于将每个脉冲重复周期I路窄脉冲回波序列和Q路窄脉冲回波序列分别按照距离维顺序依次存储是指：

对于地面警戒雷达收到的M个脉冲重复周期，每个脉冲重复周期对应N个距离单元的回波信号而言，脉冲压缩处理之后得到的I路窄脉冲回波序列和Q路窄脉冲回波序列，分别形成M行N列的数据矩阵，记为I路数据矩阵和Q路数据矩阵，将I路数据矩阵和Q路数据矩阵分别存储至存储模块中。