[发明专利]一种激光编码最小周期识别装置

权利要求书

1.一种激光编码最小周期识别装置，其特征在于，该装置包括接收模块、配置模块、编码识别模块和数据模块；

所述接收模块，用于将激光脉冲进行光电转换、放大以及归一化；

所述配置模块，用于激光脉冲接收时间的录取，并分配激光脉冲接收时间数据至编码识别模块；

所述编码识别模块，用于在接收到激光脉冲接收时间数据样本后，根据时间相关性进行数据样本分类，对所述分类后的数据样本进行离散平稳分布随机过程分析找出激光编码的码型特征后，采用模糊决策识别出激光编码最小周期，并根据识别出的最小周期对激光编码脉冲和激光干扰脉冲进行回测检验；所述编码识别模块包括1块FPGA芯片和安装在该FPGA芯片中的激光编码识别程序；

所述激光编码识别程序包括1套编码识别模型，所述编码识别模型的执行过程具体包括以下步骤：

步骤一，当接收到激光脉冲接收时间数据样本时，利用时间相关性初步将编码激光和干扰激光进行区分，根据上述编码激光的编码特征采用离散平稳分布随机过程分析后，找出编码的码型特征，所述编码的码型包括精确频率码、脉位调制码和随机码，并采用模糊决策初步完成激光编码最小周期的识别，并将码型和最小周期存储到FPGA芯片的缓存中供告警使用，满足激光编码识别时发出告警的要求；

步骤二，对后续接收到的激光脉冲接收时间数据，重复步骤一进行激光编码的码型和最小周期的识别，包括：

若本次识别结果与上次的识别结果一致，则本次激光编码的码型和周期识别结果的权重增加，同时根据权重对识别结果进行排序；

若不一致且存贮识别结果数据的缓存仍空闲时，则将本次的识别码型和周期存储到寄存器；

若不一致且存贮识别结果数据的缓存空间没有空闲时则将本次识别的码型和周期作为权重最小的码型和周期；

步骤三，当权重最大的识别结果达到预设指标后，则完成了激光编码码型和最小周期的识别，后续接收到新的激光接收时间数据不再进行码型和周期识别，只依据时间相关性进行编码激光和干扰激光识别处理，每完成1个时间数据识别处理后，以该时间数据为基准回测一定时间内的数据，实现每一个时间数据进行多次识别，并根据多次识别的结果最终确认该时间数据对应的激光脉冲为编码激光或干扰激光；

所述数据模块，用于存贮和输出激光脉冲接收时间数据、识别过程中产生的中间数据和识别结果数据。

2.根据权利要求1所述的装置，其特征在于，所述接收模块包括：激光二极管、集成放大电路和比较整形电路；

其中，所述激光二极管，用于将所述接收模块接收的激光脉冲转换为弱电信号；

所述集成放大电路，用于将所述弱电信号进行放大；

所述比较整形电路，用于从集成放大电路输出的放大信号中得到包含激光接收时间信息、电压和脉冲宽度一致的归一化电信号；

所述比较整形电路包括比较器和串联负反馈放大电路，其中，所述比较器将高于比较阈值的放大信号输出到串联负反馈放大电路输入端，经串联负反馈放大电路后，使激光脉冲串中每个激光脉冲产生的放大信号的电压幅度和脉冲宽度保持稳定，并归一化电信号电压幅度。

3.根据权利要求2所述的装置，其特征在于，所述比较整形电路通过设置的所述比较阈值来实现包括激光告警率和激光虚警率在内的指标要求。

4.根据权利要求1或2或3所述的装置，其特征在于，所述配置模块包括：激光脉冲接收时间录取电路和数据分配器；

其中，所述激光脉冲接收时间录取电路的输入端与所述接收模块的输出端连接，每一个归一化的电信号触发激光脉冲接收时间录取电路的计时器完成激光脉冲接收时间的录取；

所述数据分配器，用于将时间数据送至所述数据模块，还用于根据编码识别模块中的FPGA芯片缓存空闲的容量分配时间数据到FPGA芯片的缓存或内存，或将时间数据从FPGA芯片的内存调出并存到FPGA芯片的缓存。

5.根据权利要求4所述的装置，其特征在于，所述激光脉冲接收时间录取电路包括计时器和计数器，计数器在归一化电信号触发下读取计时器时间并将该时间数据发送到数据分配器，该时间数据即为激光脉冲接收时间；计时器通过电子温控电路获得高精度的激光脉冲接收时间的录取。