[发明专利]时钟占空比校准电路及方法、正交相位校准电路及方法

权利要求书

1.一种时钟占空比校准电路，用于对差分时钟信号进行校准，其特征在于，包括开关切换电路、时间数字转换器和数字状态机，其中：

所述开关切换电路用于实现两个输入端和两个输出端之间的选择性导通；

所述差分时钟信号包括第一时钟信号和与所述第一时钟信号为差分关系的第二时钟信号，所述第一时钟信号经第一脉冲宽度调节电路连接所述开关切换电路的一个输入端，所述第二时钟信号经第二脉冲宽度调节电路连接所述开关切换电路的另一个输入端；

所述开关切换电路的输出端经所述时间数字转换器连接所述数字状态机的输入端，所述数字状态机的输出端连接所述第一脉冲宽度调节电路和第二脉冲宽度调节电路的控制端。

2.根据权利要求1所述的时钟占空比校准电路，其特征在于，所述第一脉冲宽度调节电路和第二脉冲宽度调节电路均为反相器。

3.根据权利要求1所述的时钟占空比校准电路，其特征在于，所述时间数字转换器包括：

两个以上串联的第一延时单元，用于接收一个时钟信号；

两个以上串联的第二延时单元，用于接收另一时钟信号；以及，

两个以上触发器，每个触发器分别跨接在对应的第一延时单元的输出端和对应的第二延时单元的输出端之间。

4.利用权利要求1-3中任一所述的时钟占空比校准电路进行占空比校准的方法，其特征在于，包括：

调节开关切换电路，实现两条通路的正常接通，使得时间数字转换器输出时钟周期高电平的量化值N-k-1，其中N为时间数字转换器中触发器的总数，k为输出低电平的触发器的序号，k取值范围为0～N-1；

调节开关切换电路，实现两条通路的交叉接通，使得时间数字转换器输出时钟周期低电平的量化值N-i-1，其中N为时间数字转换器中触发器的总数，i为输出低电平的触发器的序号，i取值范围为0～N-1；

根据所述时钟周期高电平的量化值和时钟周期低电平的量化值，调节所述第一脉冲宽度调节电路和第二脉冲宽度调节电路。

5.根据权利要求4所述的方法，其特征在于，所述根据所述时钟周期高电平的量化值和时钟周期低电平的量化值，调节所述第一脉冲宽度调节电路和第二脉冲宽度调节电路，包括：

若N-k-1/(N-k-1+N-i-1)＞N-i-1/(N-k-1+N-i-1)，则减小第一脉冲宽度调节电路的高电平脉宽，减小第二脉冲宽度调节电路的低电平脉宽；

和/或，若N-k-1/(N-k-1+N-i-1)＜N-i-1/(N-k-1+N-i-1)，则减小第一脉冲宽度调节电路的低电平脉宽，减小第二脉冲宽度调节电路的高电平脉宽；

和/或，若N-k-1/(N-k-1+N-i-1)和N-i-1/(N-k-1+N-i-1)两者之差小于预设阈值，则认为时钟占空比已经校正为50％。

6.一种正交相位校准电路，用于对第一组差分时钟信号和第二组差分时钟信号进行校准，其特征在于，包括开关切换电路、时间数字转换器和数字状态机，其中：

所述开关切换电路用于实现四个输入端和两个输出端之间的选择性导通；

所述第一组差分时钟信号包括第一时钟信号和与所述第一时钟信号为差分关系的第二时钟信号，所述第一时钟信号经第一延迟调节器连接所述开关切换电路的第一输入端，所述第二时钟信号经第二延迟调节器连接所述开关切换电路的第二输入端；

所述第二组差分时钟信号包括第三时钟信号和与所述第三时钟信号为差分关系的第四时钟信号，所述第三时钟信号经第三延迟调节器连接所述开关切换电路的第三输入端，所述第四时钟信号经第四延迟调节器连接所述开关切换电路的第四输入端；

所述开关切换电路的输出端经所述时间数字转换器连接所述数字状态机的输入端，所述数字状态机的输出端连接所述第一至第四延迟调节器的控制端。

7.根据权利要求6所述的正交相位校准电路，其特征在于，所述第一至第四延迟调节器和开关切换电路之间分别设有第一至第四脉冲宽度调节电路；

所述数字状态机的输出端还连接所述第一至第四脉冲宽度调节电路的控制端。