[发明专利]一种与标准CMOS工艺兼容的EEPROM存储单元结构

说明书

本发明公开了一种与标准CMOS工艺兼容的EEPROM存储单元结构，该结构包括：存储单元阵列及读出电路。所述的存储单元阵列包括三个MOS管，所述的三个MOS管包括PMOS管M1、PMOS管M2和NMOS管M3。所述的PMOS管M1充当控制栅‑浮栅电容，所述的PMOS管M2充当浮栅‑沟道区电容。所述的NMOS管M3的栅极与所述的PMOS管M1和所述的PMOS管M2的栅极相连。所述的读出电路是利用浮栅上存储的电荷控制一个预充电电容的泄电通路是否导通。本发明采用标准CMOS工艺，无需额外的掩膜或工艺，极大的降低制造成本，且EEPROM存储机制拥有良好的耦合系数，从而拥有更高的处理速度。同时根据不同的操作模式选择不同的晶体管，从而提升EEPROM存储器的性能，增强EEPROM的可靠性。

技术领域

本发明涉及一种与标准CMOS工艺兼容的EEPROM存储器的存储单元结构，主要应用范围是小容量数据存储、低成本应用等方面,属于半导体技术领域。

背景技术

随着半导体技术日益成熟，超大规模集成电路也在近几十年的时间内进入飞速发展时期，日新月异的电子产品也慢慢融入到人们的日常生活中，其中存储器的涉及尤为广泛。随着电子系统集成度的增加，非易失性存储器的重要性日益提升，现在市面上使用较为广泛的非易失性存储器主要包含EEPROM和Flash这两类。而EEPROM以其自身具有电可擦写，可编程的特点，使用灵活且可靠性高，在市场上表现出巨大的优势。EEPROM相比于Flash存储器而言，其功耗更低，擦写更方便；在射频标签RFID、IC智能卡等这类小容量、低功耗的应用场合，EEPROM的地位在一定时期内还是无人可撼。

目前主流的EEPROM制造工艺为传统的浮栅型EEPROM工艺，结构为浮栅隧道氧化物结构，该结构有两层栅，分别为控制栅和浮栅，浮栅被隔离在绝缘氧化层中，存储的电荷通过隧穿效应注入，可实现数据的永久存储。但由于传统的EEPROM工艺制造需要多层多晶硅，不同的栅氧化层厚度，以及需要调整不同的掺杂浓度等等，都增加了工艺的复杂性和成本，阻碍了传统的非易失性存储器嵌入到标准CMOS集成电路工艺中。基于以上原因，与标准CMOS工艺兼容的EEPROM结构应运而生，作为一种新型的EEPROM结构，它将EEPROM的控制栅-浮栅电容和浮栅-沟道区电容制作在同一层上，把晶体管的栅极连接在一起模拟传统结构中的栅极，可与标准的CMOS工艺兼容，这样就不需要额外的掩膜或工艺步骤，在成本和工艺复杂性等方面使该器件具有很大的优势。

国内外半导体领域的专家对与标准CMOS工艺兼容的EEPROM结构已经进行了深入的研究，目前现有与标准CMOS工艺兼容的EEPROM存储器结构主要为：两管结构和三管结构。其中两管结构意为由两个晶体管组成，包括控制管和隧穿管，在执行擦写操作时，在隧穿管上产生隧穿电流，从而完成对浮栅上电子的注入或擦除。两管结构将读取管与隧穿管复用，具有较少的器件，因此面积消耗较少。但由于在擦除时位线上存在高电压，因此外围电路设计复杂。三管结构意为由三个晶体管组成，包括控制管、隧穿管和读取管。在其编程时电子从读取管的沟道注入到浮栅上，擦除时电子则从浮栅被抽取到隧穿管的沟道中。三管结构外围电路的设计要简单很多，是目前主流的单元结构。目前现有技术的编程速度及可靠性还有待提高。本发明编程操作和擦除操作由单元管内不同部分分别完成，从而获得更高的可靠性；另外，采用标准CMOS工艺，大幅降低了芯片的工艺成本。本发明能够克服现有技术的不足，进一步改善与标准CMOS工艺兼容的EEPROM存储器的性能。

发明内容

本发明对与标准CMOS工艺兼容的EEPROM存储单元结构进行了改进，通过隧穿管发生F-N隧穿效应，获得更高的编程速度。而且不同的操作模式选用的晶体管不同，可以延长晶体管的寿命，从而增加存储结构的可靠性。

上述的目的通过以下的技术方案实现：