[发明专利]一种与标准CMOS工艺兼容的EEPROM存储单元结构有效
申请号: | 202011347608.3 | 申请日: | 2020-11-26 |
公开(公告)号: | CN112349329B | 公开(公告)日: | 2023-06-30 |
发明(设计)人: | 万培元;李珍;陈志杰;杨江;徐建皓 | 申请(专利权)人: | 北京工业大学 |
主分类号: | G11C16/04 | 分类号: | G11C16/04 |
代理公司: | 北京思海天达知识产权代理有限公司 11203 | 代理人: | 沈波 |
地址: | 100124 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 标准 cmos 工艺 兼容 eeprom 存储 单元 结构 | ||
1.一种与标准CMOS工艺兼容的EEPROM存储结构,其特征在于:该结构包括:存储单元阵列及读出电路;所述的存储单元阵列包括三个MOS管,所述的三个MOS管包括PMOS管M1、PMOS管M2和NMOS管M3;所述的PMOS管M1充当控制栅-浮栅电容,所述的PMOS管M2充当浮栅-沟道区电容,所述的PMOS管M1的源端与M1管的漏端相连,所述的PMOS管M1的源端与输入信号VDD相连,所述的PMOS管M1的栅极与所述的PMOS管M2的栅极相连;所述的PMOS管M2的源端与M2管的漏端相连,所述的PMOS管M2的源端与输入信号Vin相连;所述的NMOS管M3的栅极与所述的PMOS管M1和所述的PMOS管M2的栅极相连,所述的NMOS管M3的漏端与所述的读出电路中的一个NMOS管N1的漏端相连,所述的NMOS管M3的源端与地相连;
所述的读出电路是利用浮栅上存储的电荷控制一个预充电电容的泄电通路是否导通;所述的NMOS管N1的源端与电容C的一端及开关S1和开关S2的一端相连,所述的电容C的另一端与地相连,所述的开关S1的另一端与输入电流源IB相连,所述的开关S2的另一端与反相器的一端相连,所述的反相器的另一端与输出DOUT相连。
2.根据权利要求1所述的一种与标准CMOS工艺兼容的EEPROM存储结构,其特征在于:在对器件进行编程时,控制栅极上施加的电压引起多晶硅-氧化层-硅结构的能带发生变化,产生栅极的隧穿电流;从机理上将隧穿分为两种,即F-N隧穿和直接隧穿,F-N隧穿效应是EEPROM存储单元编程和擦除操作。
3.根据权利要求2所述的一种与标准CMOS工艺兼容的EEPROM存储结构,其特征在于:当加在MOS电容氧化层上的电压Vox大于硅和二氧化硅之间形成的势垒高度φox时,电子获得足够的势能上升到三角形势垒区域,并在电场作用下穿过势垒层,形成F-N隧穿效应;当浮栅管发生F-N隧穿效应时,电子注入浮栅或从浮栅流出,编程电压需要减小。
4.根据权利要求1所述的一种与标准CMOS工艺兼容的EEPROM存储结构,其特征在于:存储单元的三个MOS管中,其中PMOS管M1和PMOS管M2的栅极连在一起,充当EEPROM结构晶体管中的浮栅;其中NMOS管M3的栅极与浮栅连接在一起,在EEPROM工作过程中,其源端接地电位;在编写过程中,在VDD和Vin之间施加高压使PMOS管M1发生F-N隧穿效应;通过隧穿效应产生的电荷存储在浮栅上,表现为写入数据0和1,然后通过读出电路预充电电容上存储电荷信息,如果电荷释放掉了,说明浮栅上存储的是正电荷,如果预充电电容内的电荷没有释放,说明浮栅上存储的是负电荷,以此来识别写入的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京工业大学,未经北京工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011347608.3/1.html,转载请声明来源钻瓜专利网。