[发明专利]具有气隙的半导体元件结构及其制备方法

说明书

本公开提供一种具有气隙的半导体元件结构及其制备方法。该半导体元件结构包括一导电结构，设置在一半导体基底上；以及一导电插塞，设置在该导电结构上。该导电插塞电性连接到该导电结构。该半导体元件结构亦包括一第一间隙子，形成在该导电插塞的一侧壁表面；以及一蚀刻终止层，设置在该半导体基底上。该蚀刻终止层邻接该第一间隙子。该半导体元件结构还包括一第一层间介电层，设置在该蚀刻终止层上，并靠近该导电插塞设置，其中该第一层间介电层与该第一间隙子以一气隙而相互间隔设置。

技术领域

本公开主张2019年12月9日申请的美国正式申请案第16/707,177号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件结构及其制备方法。特别涉及一种具有气隙的半导体元件结构及其制备方法。

背景技术

对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体装置的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体装置的小型化，实现不同功能的半导体装置的不同形态与尺寸规模，是整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造操作执行于不同形态的半导体装置的整合(integration)。

然而，半导体装置的制造(manufacturing)与整合(integration)包含许多复杂步骤(steps)与操作(operations)。在这种半导体元件中的整合则变得更加复杂。半导体元件的制造与整合的复杂度增加可造成许多缺陷(deficiencies)，例如在相邻的导电零件(conductive elements)耦接之间的寄生电容(parasitic capacitive)，而寄生电容则导致电阻电容延迟(resistance-capacitance(RC)delay)。据此，需要持续改善这种半导体元件的结构与制造，以便可改善所述缺陷。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明教示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

在本公开的一实施例中，提供一种半导体元件结构。该半导体元件结构包括一导电结构，设置在一半导体基底上；以及一导电插塞，设置在该导电结构上。该导电插塞电性连接到该导电结构。该半导体元件结构亦包括一第一间隙子，形成在该导电插塞的一侧壁表面；以及一蚀刻终止层，设置在该半导体基底上。该蚀刻终止层邻接该第一间隙子。该半导体元件结构还包括一第一层间介电层，设置在该蚀刻终止层上，并靠近该导电插塞设置，其中该第一层间介电层与该第一间隙子以一气隙而相互间隔设置。

在本公开的一些实施例中，该半导体元件结构还包括一第二间隙子，设置在该蚀刻终止层上，其中该第二间隙子位在该第一间隙子与该第一层间介电层之间，且该气隙位在该第二间隙子上。

在本公开的一些实施例中，该第二间隙子在一方向上并未与该导电结构重叠，该方向垂直于该半导体基底的一上表面。

在本公开的一些实施例中，该半导体元件结构还包括一第二层间介电层，设置在该第一层间介电层上，其中该第二层间介电层、该第一层间介电层、该第二间隙子以及该第一间隙子包围该气隙设置。

在本公开的一些实施例中，该半导体元件结构还包括一导电接触点，设置在该导电插塞上，其中该第二层间介电围绕该导电接触点设置，且该导电接触点电性连接到该导电插塞。

在本公开的一些实施例中，该蚀刻终止层的一下表面高于或齐平于该导电结构的一上表面。