[发明专利]用于调节等离子体切割速率的方法和系统

说明书

通过在容易发生过度蚀刻的区域中提供例如金属锯架的抗蚀刻结构来在所述区域中调节等离子体蚀刻的速度。通过调整尺寸，例如锯架腿的长度和宽度和由所述锯架腿限定的面积，以及通过例如倒角的技术调整蚀刻区域的形状，可控制所述区域中的等离子体蚀刻速度，以便与非过度蚀刻区域中的蚀刻速度匹配。

技术领域

本公开大体上涉及集成电路制造，且更具体地说，涉及在锯槽交叉口中提供集成电路管芯锯架，以便在装置管芯切割期间调节蚀刻速率以平衡较慢和较快的等离子体蚀刻速度。

背景技术

晶片测试是在半导体装置制造期间执行的步骤。在将晶片传送到管芯制备之前执行的此步骤期间，通过将特殊测试模式应用于晶片上的个别集成电路来测试所述个别集成电路的功能缺陷。晶片测试通常由称为晶片探针的一件测试设备执行。在晶片测试期间，将探针应用于晶片上的每一管芯上的触点以与管芯内的电路系统进行通信。可由探针将测试模式提供到电路系统并记录响应。晶片探针还可使存在于晶片划片线上的任何测试电路系统运行。

一旦完成测试，就在单切工艺期间将单个装置管芯与晶片(和相邻装置管芯)分离。在过去，装置管芯是使用穿过晶片上的管芯之间的划片线切割的锯从晶片单分而成。随着装置管芯大小已经变得越来越小，且晶片上的管芯的数目增加，晶片单切技术已经转向允许更小的划片线的隐形切割和等离子体切割。这些技术不涉及锯切管芯以进行单切，而是提供其中管芯可沿划片线分开的区域。

在半导体装置管芯的等离子体切割期间，划片槽中的材料上发生等离子体蚀刻。等离子体蚀刻速率取决于蚀刻区域的长宽比和局部气体交换的容易程度当等离子体向下蚀刻时，与锯架两侧的等离子体的速度相比，等离子体蚀刻的速度在穿过锯架环的中间区域时因该区域的长宽比而减慢。另一方面，在其中划片槽在管芯之间的相交区处交叉的区域中，由于所述区域中的较高气体交换和因此所述区域中增加的蚀刻速率，常常发生过度蚀刻。

发明内容

根据本发明的第一方面，提供一种半导体晶片，所述半导体晶片具有布置成网格图案的多个半导体装置管芯，所述半导体晶片包括：

第一半导体装置管芯，所述第一半导体装置管芯与第二半导体装置管芯相邻，且通过第一切割槽与所述第二半导体装置管芯分离；

第三半导体装置管芯，所述第三半导体装置管芯与所述第一半导体装置管芯相邻，且通过第二切割槽与所述第一半导体装置管芯分离，其中所述第一切割槽和所述第二切割槽在相交区域处相交且基本上垂直；

第四半导体装置管芯，其中

所述第四半导体装置管芯与所述第二半导体装置管芯相邻，且通过所述第二切割槽与所述第二半导体装置管芯分离，并且

所述第四半导体装置管芯与所述第三半导体装置管芯相邻，且通过所述第一切割槽与所述第三半导体装置管芯分离；

第一导体，所述第一导体包括：

所述第一导体的第一部分，所述第一部分从所述第一半导体装置管芯的一侧延伸到所述第一切割槽中且向所述第二半导体装置管芯延伸，进入所述第二半导体装置管芯，且延伸到所述第二半导体装置管芯的密封环区域中，

所述第一导体的第二部分，所述第二部分从所述第二半导体装置管芯的一侧延伸到所述第二切割槽中且向所述第四半导体装置管芯延伸，进入所述第四半导体装置管芯，且延伸到所述第四半导体装置管芯的密封环区域中，

所述第一导体的第三部分，所述第三部分从所述第四半导体装置管芯的一侧延伸到所述第一切割槽中且向所述第三半导体装置管芯延伸，进入所述第三半导体装置管芯，且延伸到所述第三半导体装置管芯的密封环区域中，

所述第一导体的第四部分，所述第四部分从所述第三半导体装置管芯的一侧延伸到所述第二切割槽中且向所述第一半导体装置管芯延伸，进入所述第一半导体装置管芯，且延伸到所述第一半导体装置管芯的密封环区域中，其中