[发明专利]一种晶圆系统级扇出型封装结构及其制作方法

说明书

本发明提供一种晶圆系统级扇出型封装结构及其制作方法，该方法包括以下步骤：形成重新布线层，所述重新布线层包括相对设置的第一面与第二面；提供至少一贴片元件，将所述贴片元件接合于所述重新布线层的第二面上；提供至少一正面设有凸块的裸片，将所述裸片正面接合于所述重新布线层的第二面上；形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。本发明的晶圆系统级扇出型封装结构及其制作方法将裸片与贴片元件一同封装在塑封层中，并通过重新布线层实现裸片与贴片元件的互连及引出，可以增加扇出功能整合性，提升单一芯片功能及效率，并优化体积。

技术领域

本发明属于半导体封装领域，涉及一种晶圆系统级扇出型封装结构及其制作方法。

背景技术

随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。

目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。

随着人们对更高功能、更好的性能和更高的能源效率、更低的制造成本和更小的尺寸的不断需求，扇出晶圆级封装(FOWLP)技术已经成为满足电子设备对移动和网络应用需求的最有前途的技术之一。扇出型封装技术采用重构晶圆和重新布线RDL的方式为实现多芯片的集成封装提供了很好的平台，但是现有的扇出型封装技术中由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。

为适应微电子封装技术的多功能、小型化、便携式、高速度、低功耗和高可靠性发展趋势，系统级封装SIP(System In Package)技术作为新兴异质集成技术，成为越来越多芯片的封装形式，系统级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。系统级封装是一种新型封装技术，具有开发周期短，功能更多，功耗更低，性能更优良、成本价格更低，体积更小，质量轻等优点。

然而，随着对封装组件及功能越来越高的需求，现有的系统级封装会占用越来越大的面积及厚度，不利于集成度的提高。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆系统级扇出型封装结构及其制作方法，用于解决现有技术中系统级封装体积难以缩小的问题。

为实现上述目的及其他相关目的，本发明提供一种晶圆系统级扇出型封装结构的制作方法，包括以下步骤：

形成重新布线层，所述重新布线层包括相对设置的第一面与第二面；

提供至少一贴片元件，将所述贴片元件接合于所述重新布线层的第二面上；

提供至少一正面设有凸块的裸片，将所述裸片正面接合于所述重新布线层的第二面上；

形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述贴片元件及所述裸片。

可选地，还包括以下步骤：提供第一载体，形成释放层于所述第一载体上，其中，所述重新布线层形成于释放层上，所述重新布线层的第一面与所述释放层连接。

可选地，还包括以下步骤：

提供第二载体，将所述第二载体接合于所述塑封层上；

去除所述第一载体及所述释放层以暴露出所述重新布线层的第一面。