[发明专利]半导体器件及其制作方法

说明书

本发明涉及一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构包括介质层，介质层上具有沟槽；在介质层上共形地形成第一材料层，第一材料层在沟槽内形成第一凹槽；调整对半导体结构刻蚀时的入射角度，并根据入射角度进行刻蚀以扩大第一凹槽的开口，形成第二凹槽；以及形成填充第二凹槽的第二材料层。

技术领域

本发明涉及一种半导体器件的制作方法，该制作方法形成的半导体器件具有较为致密的填充部。

背景技术

半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的技术领域之一。

存储器是一种广泛使用的半导体器件。为了克服传统的二维存储器在存储容量方面的限制，现代工艺往往采用堆叠存储芯片的方式来实现更高的集成度。例如，可以将不同功能的芯片或结构，通过堆叠或孔互连等微机械加工技术，在垂直方向上形成立体集成、信号连通的三维(3D)立体器件。三维存储器就是利用这一技术将存储器单元三维地布置在衬底之上，进而实现提高存储器的性能和存储密度的目的。

在半导体器件(例如三维存储器)的制作过程中，常常会形成具有高深宽比沟槽的半导体结构。在后续的工艺中，则需要对深沟槽进行填充。

例如，可以采用等离子体增强正硅酸乙脂(PETEOS,Plasma-enhanced TEOS)源沉积氧化硅的工艺进行沉积来实现大尺寸沟槽填充的目的。

然而，这种填充方法仅适用于较浅(高度3um)的沟槽。对于更深的沟槽，由于等离子体增强化学的气相沉积法(PECVD,Plasma Enhanced Chemical Vapor Deposition)的沉积生长方式以及台阶覆盖率(Step Coverage)特性会导致填充空洞产生，从而严重影响到后续的工艺制程。因此，随着堆叠工艺的发展，对深沟槽(高度9um)的填充提出了更高的要求。

发明内容

本发明所要解决的技术问题是提供一种半导体器件的制作方法，通过该制作方法形成的半导体器件具有较为致密的填充部。

本发明为解决上述技术问题而采用的技术方案是提供一种半导体器件的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括介质层，所述介质层上具有沟槽；在所述介质层上共形地形成第一材料层，所述第一材料层在所述沟槽内形成第一凹槽；调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口，形成第二凹槽；以及形成填充所述第二凹槽的第二材料层。

在本发明的一实施例中，所述刻蚀为等离子体刻蚀，所述等离子体由位于所述半导体结构上方的上电极射向位于所述半导体结构下方的下电极，调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口的步骤包括：调整所述下电极相对于水平方向的倾斜角度，使得所述等离子体在所述上电极和所述下电极之间入射所述半导体结构时的角度为所述入射角度；以及按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口。

在本发明的一实施例中，所述刻蚀为等离子体刻蚀，所述等离子体由位于所述半导体结构上方的上电极射向位于所述半导体结构下方的下电极，调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口的步骤包括：调整所述半导体结构相对于水平方向的倾斜角度，使得所述等离子体在所述上电极和所述下电极之间入射所述半导体结构时的角度为所述入射角度；以及按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口。

在本发明的一实施例中，按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口的步骤包括：按照所述入射角度入射所述等离子体，并以位于竖直方向上的一条直线为轴旋转所述半导体结构和/或以位于竖直方向上的一条直线为轴旋转所述下电极，以对所述半导体结构进行刻蚀。

在本发明的一实施例中，所述第二凹槽开口处的至少一部分的开口宽度大于所述第一凹槽的开口宽度。