[发明专利]埋阻金属箔、印制板以及埋阻金属箔的制备方法

说明书

本发明涉及印制板技术领域，公开了一种埋阻金属箔、印制板以及埋阻金属箔的制备方法，通过在电阻层的一面上设置多个间隔分布的金属颗粒，并在电阻层的设有金属颗粒的那一面上设置导电层，以使得导电层覆盖在电阻层和金属颗粒上，避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层接触而导致电阻层不均匀，造成电阻层各个区域阻值不同的问题，以降低电阻层的各个区域中单位面积的电阻值的差异，进而便于设计高精度的隐埋电阻。

技术领域

本发明涉及印制板技术领域，特别是涉及一种埋阻金属箔、印制板以及埋阻金属箔的制备方法。

背景技术

随着电子产品小型化的发展趋势，对电子产品的封装密度和体积提出了更高的要求，而将电阻等无源器件隐埋到印制板中是一种减小电子产品尺寸的有效手段。

如图1所示，其是现有的带隐埋电阻的印制板的局部结构示意图，在现有的带隐埋电阻的印制板中，铜箔层10覆盖在电阻层20上，并且铜箔层10与电阻层20紧密贴合，其中，铜箔层10用于制作电路图形。为了保证铜箔层10与电阻层20之间紧密连接，通常将铜箔层10与电阻层20相连接的那一面设置为具有一定的粗糙度，但该铜箔层10的粗糙度在微观条件下是不均匀的，从而导致电阻层20靠近铜箔层10的表面粗糙度不均匀，电阻层20的阻值具有不均匀性，严重影响了隐埋电阻设计精度。

发明内容

本发明实施例的目的是提供一种埋阻金属箔、印制板以及埋阻金属箔的制备方法，其能够降低电阻层的各个区域中单位面积的电阻值的差异，进而便于设计高精度的隐埋电阻。

为了解决上述技术问题，本发明实施例提供一种埋阻金属箔，包括电阻层、导电层以及多个金属颗粒；所述导电层与所述电阻层层叠设置；

多个所述金属颗粒间隔分布在所述电阻层的一面上，且多个所述金属颗粒被所述导电层覆盖，或者多个所述金属颗粒间隔分布在所述导电层的一面上，且多个所述金属颗粒被所述电阻层覆盖。

作为优选方案，多个所述金属颗粒均匀分布在所述电阻层或所述导电层上。

作为优选方案，所述金属颗粒与导电层的材料不同。

作为优选方案，所述金属颗粒的厚度为0.5微米～20微米。

作为优选方案，所述导电层的厚度为2微米至20微米。

作为优选方案，所述导电层包括铝、银、铜、金中的任意一种或多种。

作为优选方案，所述导电层的导电率为所述电阻层的2-1000倍。

作为优选方案，所述电阻层包括镍、铬、铂、钯、钛中的任意一种金属，或者包括镍、铬、铂、钯、钛、硅中至少两种组合的合金。

作为优选方案，所述埋阻金属箔还包括载体介质，所述载体介质设于所述电阻层远离所述导电层的一面上。

为了解决相同的技术问题，本发明实施例还提供一种印制板，所述印制板包括所述的埋阻金属箔。

为了解决相同的技术问题，本发明实施例还提供一种埋阻金属箔的制备方法，包括：

形成电阻层；

在所述电阻层的一面或者导电层的一面上形成多个间隔分布的金属颗粒；

在所述电阻层形成金属颗粒的一面上形成导电层，或者将电阻层与形成有金属颗粒的导电层对贴；

其中，所述导电层与所述金属颗粒的材料不同。

作为优选方案，所述形成电阻层，具体包括：

提供一载体介质；

在所述载体介质上形成电阻层。

作为优选方案，所述在所述电阻层的一面上形成多个间隔分布的金属颗粒，具体包括：