[发明专利]半导体结构及其制造方法

说明书

本发明提供了一种半导体结构及其制造方法，其中，所述半导体结构的制造方法包括：首先，提供一衬底，且所述衬底上形成有浅沟槽隔离结构；在衬底中形成第一掺杂类型的阱和第二掺杂类型的阱，所述第一掺杂类型的阱第一部分和第二掺杂类型的阱第一部分位于浅沟槽隔离结构下方，且所述第一掺杂类型的阱第一部分和所述第二掺杂类型的阱第一部分部分重叠，或者所述第一掺杂类型的阱第一部分和第二掺杂类型的阱第一部分隔离开，裸露出衬底。通过第一掺杂类型的阱和第二掺杂类型的阱的部分重叠或者分开能有效提升PN结的击穿电压，以及降低漏电流，进而提高闩锁效应的免疫度，解决系统级ESD失效的问题。

技术领域

本发明属于集成电路领域，尤其涉及一种半导体结构及其制造方法。

背景技术

静电放电(Electrostatic Discharge，ESD)是在人们生活中普遍存在的自然现象，但静电放电时在短时间内产生的大电流，会对集成电路产生致命的损伤，是造成大多数的芯片受到过度电性应力破坏的主要因素之一。

目前ESD主要分为芯片级ESD与系统级ESD两大类。其中，所述芯片级ESD分为以下四类: 人体放电模式(HBM)；机器放电模式(MM)；元件充电模式(CDM)；电场感应模式(FIM)。所述系统级ESD的主要分为以下两类：接触模式（Contact mode）与空气模式（Air mode）。

与芯片级ESD有关的失效案例，例如，引脚位置效应导致的ESD失效，其解决方法可以为加宽顶层金属的宽度或者降低金属层电阻，使ESD积累的电荷更快释放，以加强较弱引脚的ESD能力。再例如，ESD保护二极管设计缺陷引起的电气过应力（EOS）问题，导致ESD保护二极管烧毁，致使ESD失效，其解决方法可以为修改金属层走线或者调整ESD保护二极管的结构。再例如，人体放电模式（HBM）和机器放电模式(MM)分别低于SPEC标准，导致ESD失效，其解决方法可以为改变金属层绕线，使RC触发器（RC Trigger）更容易激活。

而与系统级ESD有关的失效案例，例如，闩锁效应以及PN结击穿电压不足导致的系统级ESD失效，常采用的解决方法是通过调整量子阱的离子注入浓度或者STI（浅沟槽隔离结构）深度来增加PN结的击穿电压。但是该方法会增加工程成本，而且会使芯片的电性特性改变，甚至影响芯片的可靠性。

发明内容

本发明的目的在于提供一种半导体结构及其制造方法，以提升PN结的击穿电压以及降低漏电流，进而提高闩锁效应的免疫度，解决系统级ESD失效的问题。

为了实现上述目的以及其他相关目的，本发明提供了一种半导体结构的制造方法，包括：

提供一衬底，所述衬底上形成有浅沟槽隔离结构；

在所述衬底中形成第一掺杂类型的阱和第二掺杂类型的阱，所述第一掺杂类型的阱包括第一掺杂类型的阱第一部分和位于该第一掺杂类型的阱第一部分上的第一掺杂类型的阱第二部分，所述第二掺杂类型的阱包括第二掺杂类型的阱第一部分和位于该第二掺杂类型的阱第一部分上的第二掺杂类型的阱第二部分，所述第一掺杂类型的阱第二部分和所述第二掺杂类型的阱第二部分被所述浅沟槽隔离结构隔离；所述第一掺杂类型的阱第一部分和所述第二掺杂类型的阱第一部分位于所述浅沟槽隔离结构下方，且所述第一掺杂类型的阱第一部分和所述第二掺杂类型的阱第一部分部分重叠，或者所述第一掺杂类型的阱第一部分和所述第二掺杂类型的阱第一部分隔离开，并裸露出所述衬底；以及，

在所述第一掺杂类型的阱中形成第一注入区，在所述第二掺杂类型的阱中形成第二注入区。

可选的，在所述的半导体结构的制造方法中，所述第一掺杂类型的阱第一部分和所述第二掺杂类型的阱第一部分重叠的宽度W1为:

0W1≤L-2*S；