[发明专利]一种阵列基板及其制备方法、显示面板

说明书

本申请提供一种阵列基板及其制备方法、显示面板，阵列基板包括基板；有源层，所述有源层包括层叠设置的第一有源层和第二有源层；源极和漏极，所述源极和所述漏极设置在所述第一有源层两个相对的边缘区域上方；其中，所述第二有源层与所述源极和所述漏极间隔设置且位于所述源极和所述漏极之间；所述第二有源层的含氧量大于所述第一有源层的含氧量。本申请通过在第一有源层上制备第二有源层，所述第二有源层的含氧量大于所述第一有源层的含氧量，从而防止阵列基板的栅极绝缘层在沉积过程中等离子体与第一有源层直接接触而造成损伤，提高了器件的性能。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。

背景技术

随着显示技术的不断发展，人们对显示产品的分辨率、功耗和画质的要求越来越高。为了满足这些要求，目前经常采用低温多晶氧化物(英文：Low TemperaturePolycrystalline Oxide，简称：LTPO)技术，来制作显示产品的驱动背板中的像素驱动电路。这种LTPO技术即：同时利用低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管作为像素驱动电路中的功能管，由于低温多晶硅薄膜晶体管迁移率高，可以加快对像素电容的充电速度，金属氧化物薄膜晶体管具有更低的泄漏电流，将这两种晶体管的优势相结合，有助于高分辨率、低功耗、高画质的显示产品的开发。

目前，在LTPO技术制作像素驱动电路的基板中，顶层封装薄膜采用低温CVD(化学气相沉积)技术进行制作，当采用CVD制备的绝缘层时，需要使用大量的氢，因此容易使氢向金属氧化物薄膜晶体管中的有源层扩散，且在沉积绝缘层过程中，等离子体对IGZO(铟镓锌氧化物)层的轰击会对有源层造成损伤，以上因素均会导致IGZO层的电学性能受到影响。

发明内容

本申请提供了一种阵列基板及其制备方法、显示面板，用以防止制作低温多晶硅薄膜晶体管引入的氢容易对金属氧化物薄膜晶体管中的有源层产生影响，导致器件性能降低的问题。

为了实现上述效果，本申请提供的技术方案如下：

一种阵列基板，包括：

基板；

有源层，所述有源层包括层叠设置的第一有源层和第二有源层；

源极和漏极，所述源极和所述漏极设置在所述第一有源层两个相对的边缘区域上方；其中，

所述第二有源层与所述源极和所述漏极间隔设置且位于所述源极和所述漏极之间；所述第二有源层的含氧量大于所述第一有源层的含氧量。

本申请的阵列基板中，所述第一有源层包括沟道区，所述第二有源层对应所述第一有源层的沟道区设置。

本申请的阵列基板中，所述第一有源层沟道区在所述基板上的投影位于所述第二有源层在所述基板上的投影内。

本申请的阵列基板中，所述阵列基板还包括栅极和栅极绝缘层；所述第一有源层、所述第二有源层、所述栅极绝缘层以及所述栅极依次层叠设置。

本申请的阵列基板中，所述阵列基板还包括栅极和栅极绝缘层；所述栅极、所述栅极绝缘层、所述第一有源层以及所述第二有源层依次层叠设置。

本申请的阵列基板中，所述第二有源层的厚度小于所述第一有源层的厚度。

本申请的阵列基板中，所述第一有源层的厚度为20nm-100nm，所述第二有源层的厚度为20nm-200nm。

本申请还提供一种阵列基板的制备方法，所述制备方法包括：

步骤S10：在基板上依次制备第一有源层薄膜和第二有源层薄膜，其中，所述第二有源层薄膜的含氧量大于所述第一有源层薄膜的含氧量；

步骤S20：对所述第一有源层薄膜和所述第二有源层薄膜图案化处理，形成有源层，所述有源层包括第一有源层和第二有源层；