[发明专利]缓冲器电路、集成电路及电子设备

说明书

本申请公开了一种缓冲器电路、集成电路及电子设备，缓冲器电路包括：包括M个驱动单元、M个第一开关和M个第二开关，M为大于1的正整数；其中，所述M个驱动单元的第一端分别通过所述M个第一开关连接电源，并分别通过所述M个第二开关接地，所述M个驱动单元的第二端彼此连接作为所述缓冲器电路的输入端，所述M个驱动单元的第三端彼此连接作为所述缓冲器电路的输出端；所述M个第一开关和所述M个第二开关用于控制所述M个驱动单元的工作模式，所述M个驱动单元用于对所述缓冲器电路的输入端接收到的信号进行放大，以在所述缓冲器电路的输出端输出所述工作模式对应的驱动能力的驱动信号，所述工作模式用于表征所述M个驱动单元的驱动能力。本申请实施例可以优化缓冲器电路的EMI性能。

技术领域

本申请属于通信技术领域，具体涉及一种缓冲器电路、集成电路及电子设备。

背景技术

目前，显示屏驱动集成电路(Integrated Circuit，IC)的时钟模块通常会增加缓冲器电路做输出波形整形，缓冲器电路的输出信号给后端分频或时序模块做参考时钟使用。

传统的缓冲器电路，为了保证不会有功能性风险，通常会为其设置一定的驱动能力，然而驱动能力设置的不恰当往往会产生较强的电磁干扰(ElectromagneticInterference，EMI)。这些EMI干扰会辐射耦合至与其距离较近的天线，且驱动IC通常与天线呈平行耦合形态，导致EMI干扰辐射耦合到天线的效率比较高。

如此，现有技术中缓冲器电路存在EMI性能比较差的问题。

发明内容

本申请实施例的目的是提供一种缓冲器电路、集成电路及电子设备，能够解决现有技术中缓冲器电路存在EMI性能比较差的问题。

为了解决上述技术问题，本申请是这样实现的：

第一方面，本申请实施例提供了一种缓冲器电路，包括M个驱动单元、M个第一开关和M个第二开关，M为大于1的正整数；其中，

所述M个驱动单元的第一端分别通过所述M个第一开关连接电源，并分别通过所述M个第二开关接地，所述M个驱动单元的第二端彼此连接作为所述缓冲器电路的输入端，所述M个驱动单元的第三端彼此连接作为所述缓冲器电路的输出端；

所述M个第一开关和所述M个第二开关用于控制所述M个驱动单元的工作模式，所述M个驱动单元用于对所述缓冲器电路的输入端接收到的信号进行放大，以在所述缓冲器电路的输出端输出所述工作模式对应的驱动能力的驱动信号，所述工作模式用于表征所述M个驱动单元的驱动能力。

第二方面，本申请实施例提供了一种电子设备，包括时钟发生器和第一方面所述的缓冲器电路。

本申请实施例中，通过引入M个驱动单元、M个第一开关和M个第二开关，并通过这M个第一开关和M个第二开关控制所述M个驱动单元的工作模式，使得所述M个驱动单元可以对所述缓冲器电路的输入端接收到的信号进行放大，以输出所述工作模式对应的驱动能力的驱动信号。这样，在多个第一开关和多个第二开关的控制下，可以灵活调节缓冲器电路输出的驱动能力，从而在保证缓冲器电路的性能可靠性的前提下，可以灵活调节其EMI性能，进而可以优化缓冲器电路的EMI性能。

附图说明

图1是本申请实施例提供的缓冲器电路的结构图之一；

图2是显示屏驱动IC和天线在电子设备上的关系示意图；

图3是M个驱动单元的版图实现示意图；

图4是第一驱动单元的具体结构图；

图5是本申请实施例提供的缓冲器电路的结构图之二；

图6是NMOS管的输入电压V_GS与漏极电流I_D的关系示意图；