[发明专利]一种卷积神经网络计算优化的硬件加速装置

权利要求书

1.一种卷积神经网络计算优化的硬件加速装置，其特征在于，所述卷积神经网络计算优化的硬件加速装置包括参数存储模块、调度控制模块、多个加速核模块，各所述加速核模块包括输入图像缓存单元、权重缓存单元、去零处理单元、乘累加运算阵列单元、修正线性单元和输出图像缓存单元，其中：

所述参数存储模块，用于缓存待加速的卷积神经网络及其对应的卷积核；

所述调度控制模块，用于控制多个加速核模块的均衡计算，检测空闲的加速核模块，将待处理的输入特征图数据分配给空闲的加速核模块；

所述输入图像缓存单元，用于接收输入加速核模块的输入特征图数据并缓存；

所述权重缓存单元，用于接收所述参数存储模块输出的卷积核并缓存；

所述去零处理单元，用于去除所述输入特征图数据中的零值；

所述乘累加运算阵列单元，用于卷积核中的权重数据和去零后的输入特征图数据之间的乘累加运算，输出卷积运算结果；

所述修正线性单元，用于将所述卷积运算结果中的负数修正为零值，得到修正结果；

所述输出图像缓存单元，用于缓存修正结果作为输出特征图数据，所述输出特征图数据作为下一层卷积运算的输入特征图数据。

2.如权利要求1所述的卷积神经网络计算优化的硬件加速装置，其特征在于，所述加速核模块进行的乘累加运算一次可直接处理的最大数据量为：对大小为C*R*N的输入特征图，大小为W*H*N*M的卷积核进行卷积运算；其中，C表示图像的宽度，R表示图像的高度，N表示通道数，W表示卷积核的宽，H表示卷积核的高，M表示卷积核组数。

3.如权利要求2所述的卷积神经网络计算优化的硬件加速装置，其特征在于，所述输入图像缓存单元为用于缓存输入特征图数据的第一随机存储器，第一随机存储器中共有C*R个地址空间，第一随机存储器中每个地址空间存储一个像素点的N个通道数的数据。

4.如权利要求2所述的卷积神经网络计算优化的硬件加速装置，其特征在于，所述权重缓存单元为用于缓存权重数据的第二随机存储器，第二随机存储器中共有W*H*N个地址空间，第二随机存储器中每个地址空间存储一个点的M组卷积核的权重数据。

5.如权利要求2所述的卷积神经网络计算优化的硬件加速装置，其特征在于，所述乘累加运算阵列单元包括M个平行MAC单元，每个MAC单元实现输入特征图数据和一组卷积核的权重数据的乘累加运算。

6.如权利要求3所述的卷积神经网络计算优化的硬件加速装置，其特征在于，若待处理的输入特征图大小为C’*R’*N’，其中，C’表示待处理图像的宽度，R’表示待处理图像的高度，N’表示待处理图像的通道数；

则若N’N，输入图像缓存单元使用连续多个地址空间来存储一个像素点的N’个通道数的数据；若C’*R’C*R，将待处理的输入特征图拆分成多个C*R*N大小块，分发给多个加速核模块运算。

7.如权利要求4所述的卷积神经网络计算优化的硬件加速装置，其特征在于，所述参数存储模块中，若待处理的卷积核大小为W’*H’*N’*M’，其中，W’表示待处理卷积核的宽，H’表示待处理卷积核的高，N’表示待处理通卷积核的道数，M’表示待处理卷积核的组数；

若M’M，将卷积核拆分成多个M组的卷积核，分发给多个加速核模块运算；

或者，若M’M，权重缓存单元使用连续多个地址来存储一个点的M’组卷积核的权重数据。