[发明专利]一种防止I2C接口错误唤醒SOC系统的电路结构及方法

说明书

本发明属于SOC系统低功耗设计领域。公开了一种防止I2C接口毛刺错误唤醒SOC系统的电路结构及方法。针对SOC系统在复杂工作环境下，由于I2C总线信号(101)的毛刺会导致I2C接口错误的将SOC系统唤醒的不足，提出了一种能够滤除和检测I2C总线信号(101)毛刺的电路。该电路利用毛刺滤除电路(108)，分别检测I2C_SDA总线的上升沿、下降沿和I2C_SCL总线的下降沿，能够有效滤除I2C_SCL或者I2C_SDA总线上的毛刺。当检测到I2C起始时序时，系统时钟开启电路(106)工作启动系统时钟。在I2C接口检测地址是否匹配(107)过程中，当计数器(105)计数到设置值，地址匹配仍然没有结束时，则表示上述起始时序是由于I2C_SCL和I2C_SDA同时产生毛刺导致，会关闭系统时钟，复位计数器，SOC恢复到低功耗模式。

技术领域

本发明属于SOC系统低功耗设计领域。提出了一种防止I2C接口错误唤醒SOC系统的电路结构及方法。

背景技术

随着SOC芯片规模的逐渐增大，芯片的功耗已经成为评价一颗芯片性能的主要指标，低功耗也是芯片最具有市场竞争力的特性之一。如何降低芯片的功耗和保证芯片在空闲状态时尽可能的保持在低功耗状态是SOC芯片设计不断追求的两个方向。

在现有的低功耗设计中，当芯片处在低功耗状态时，由于恶劣的工作环境，芯片接口的毛刺信号会导致芯片被错误的唤醒，退出低功耗模式，直至下一次工作，这期间会浪费大量的能量。

发明内容

针对上述问题，本发明提出了一种毛刺滤除和检测电路及方法，电路描述如下：

该电路主要由五个部分组成，分别是I2C总线信号(101)、毛刺滤除电路(108)、计数器(105)、系统时钟开启电路(106)、I2C接口模块(107)。

I2C总线信号符合标准的I2C总线协议，与主机的接口直接相连。

毛刺滤除电路(108)，包括I2C_SDA下降沿检测寄存器(102)、I2C_SDA上升沿检测寄存器(103)和I2C_SCL下降沿检测寄存器(104)，分别检测I2C_SDA的上升沿、I2C_SDA下降沿和I2C_SCL的下降沿。

上述于I2C_SDA下降沿检测寄存器(102)的输出端，分别连接I2C_SCL下降沿检测寄存器(104)的复位端和I2C_SDA的上升沿检测寄存器(103)的复位端，即在I2C_SDA没有产生下降沿时，I2C_SCL的下降沿检测寄存器(104)和I2C_SDA的上升沿检测寄存器(103)都处于复位状态。

I2C_SDA的上升沿检测寄存器(103)的输出，经过一个反相器后分别连接I2C_SCL下降沿检测寄存器(104)的复位端和I2C_SDA下降沿检测寄存器(102)的，即当检测到I2C_SDA检测到上升沿后，认为这是一个毛刺，需要将I2C_SDA和I2C_SCL的边沿检测电路都复位，系统重新恢复到低功耗状态，继续监测I2C总线上的信号变化。

I2C_SCL的下降沿检测寄存器(103)的输出，经过一个反相器后，连接I2C_SDA上升沿检测寄存器(103)的复位端，即当I2C_SCL出现下降沿后，是一个符合I2C起始位的时序，不需要再检测I2C_SDA的上升沿。将该寄存器复位，避免在后续通信过程中影响正常电路工作。

当I2C_SCL和I2C_SDA的时序符合了I2C的起始位时序，I2C_SCL下降沿检测寄存器(104)的输出会控制系统时钟开启电路(106)，将低功耗模式下关闭的时钟开启。

I2C接口模块负责接收主机发过来的数据，进行地址是否匹配的判断。

计数器(105)在系统时钟开启后对I2C_SCL的高电平进行计数，当计数值超过设置值后，认为此时总线上没有通信，将毛刺滤除电路复位，关闭系统时钟，系统恢复到低功耗模式。

本发明提出了一种毛刺滤除和检测电路及方法，方法描述如下：