[发明专利]一种防止I2C接口错误唤醒SOC系统的电路结构及方法

权利要求书

1.一种防止I2C接口错误唤醒SOC系统的方法，其特征在于无需使用时钟，仅使用组合逻辑，检测I2C_SDA和I2C_SCL总线的上升沿和下降沿，对于不满足I2C起始时序的边沿变化进行滤除；当满足I2C起始时序时，才开启系统时钟，并且在I2C接口进行地址匹配检测的过程中，增加一个计数器对I2C_SCL的高电平进行计数，当计数器计数到设置值，地址匹配检测仍然没有结束时，关闭系统时钟，复位计数器，系统恢复到低功耗模式。

2.根据权利要求1所述的方法，其特征在于，使用组合逻辑对I2C总线的毛刺进行检测，不需要一直工作的时钟。

3.根据权利要求1所述的方法，其特征在于，当I2C_SDA和I2C_SCL总线出现不符合I2C协议的时序时，会认为其是毛刺，能够将其滤除，不会将系统错误唤醒，使系统保持在低功耗状态。

4.根据权利要求1所述的方法，其特征在于，如果I2C_SCL和I2C_SDA同时产生符合I2C协议的毛刺，通过计数器，能够使系统再次恢复到低功耗模式。

5.一种防止I2C接口错误唤醒SOC系统的电路结构，用于实现权利要求1所述的方法，其特征在于，该电路结构包括I2C总线信号(101)、毛刺滤除电路(108)、计数器(105)、系统时钟开启电路(106)、I2C接口模块(107)：

I2C总线信号(101)：来自主机，发送给毛刺滤除电路(108)；

毛刺滤除电路(108)：将I2C总线信号(101)的毛刺进行滤除，将正确的唤醒信号送给计数器(105)和系统时钟开启电路(106)；

计数器(105)：接收到来自毛刺滤除电路(108)的信号后，开始计数，当到达设置的计数值时将结果反馈给毛刺滤除电路(108)；

系统时钟开启电路(106)：当接收到来自毛刺滤除电路(108)的信号后，开启系统时钟，给I2C接口模块(107)提供时钟。

I2C接口模块(107)：接收主机发送的I2C总线信号，进行地址匹配判断，如果不匹配将结果反馈给毛刺滤除电路。

6.根据权利要求5所述的电路结构，其特征在于，所述的毛刺滤除电路(108)包括I2C_SDA下降沿检测寄存器(102)、I2C_SDA上升沿检测寄存器(103)和I2C_SCL下降沿检测寄存器(104)，并且上述三个寄存器有确定的先后连接关系。

7.根据权利要求6中所述的连接关系，其特征在于I2C_SDA下降沿检测寄存器(102)的输出端，分别连接I2C_SCL下降沿检测寄存器(104)的复位端和I2C_SDA的上升沿检测寄存器(103)的复位端；I2C_SDA的上升沿检测寄存器(103)的输出，经过一个反相器后分别连接I2C_SCL下降沿检测寄存器(104)的复位端和I2C_SDA下降沿检测寄存器(102)的复位端；I2C_SCL的下降沿检测寄存器(104)的输出端，经过一个反相器后连接I2C_SDA的上升沿检测寄存器(103)的复位端。

8.根据权利要求5所述的电路结构，其特征在于，计数器(105)用来对I2C_SCL的高电平进行计数，当计数值到达设置值时认为此时没有I2C通信，系统恢复到低功耗状态。

9.根据权利要求5所述的电路结构，其特征在于，所述的系统时钟开启电路(106)将系统时钟开启。

10.根据权利要求5所述的电路结构，其特征在于，所述的I2C接口模块(107)能够接收I2C主机发送的数据，并返回地址匹配检测结果。