[发明专利]一种PCB背钻孔塞孔需求判断方法、系统、终端及存储介质有效
| 申请号: | 202011261613.2 | 申请日: | 2020-11-12 |
| 公开(公告)号: | CN112528587B | 公开(公告)日: | 2022-07-19 |
| 发明(设计)人: | 王英娜 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
| 主分类号: | G06F30/39 | 分类号: | G06F30/39;H05K3/00;G06F115/12 |
| 代理公司: | 济南舜源专利事务所有限公司 37205 | 代理人: | 孙玉营 |
| 地址: | 215100 江苏省苏州市吴*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 pcb 钻孔 需求 判断 方法 系统 终端 存储 介质 | ||
本发明提供一种PCB背钻孔塞孔需求判断方法、系统、终端及存储介质,包括:从PCB设计图中采集封装芯片的焊盘信息,并根据所述焊盘信息确定搜索区域;采集所述搜索区域内的背钻孔坐标和尺寸;根据背钻孔尺寸、阻焊环尺寸和单边安全距离以所述背钻孔坐标为中心生成背钻孔安全区域;判断所述背钻孔安全区域内是否存在与封装芯片焊盘重叠的区域:若否,则判定所述背钻孔无需塞孔。本发明能够快速判断BGA内的背钻via是否需要进行塞孔,以及根据工艺对via的阻焊进行修改。可准确定位,提高layout工程师的设计效率,选择正确的工艺,提高板卡的生产良率,提高产品的可靠性。
技术领域
本发明涉及PCB设计技术领域,具体涉及一种PCB背钻孔塞孔需求判断方法、系统、终端及存储介质。
背景技术
目前在市场上有多款PCB设计软件,Cadence作为业界应用最广泛的软件,不仅是它拥有强大的功能和多款相关软件做支撑,还因为它提供了开放式的二次开发接口和较为完善的开发语言库,用户可根据自身的需要进行二次开发。skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言,Cadence为skill语言提供了丰富的交互式函数,研究skill语言继而编写工具,投入应用可以大大提高工作效率。
随着服务器产品的快速发展,服务器板卡要实现的功能越来越多以及信号速率越来越高,为提升信号完整性,速率较高的信号,比如PCIE4.0、PCIE5.0、UPI等信号,当信号的via stub较大时,layout工程师需要在信号换层的导通孔(via)上添加背钻,钻掉不用于传输信号的孔铜,降低信号传输的via stub。由于PCB板内信号较多且比较密集,部分元件焊盘间距较小,尤其是BGA芯片内部,在有背钻孔的情况下,需要根据背钻孔到焊盘的距离来判断此背钻孔是否要塞孔。如果背钻孔不塞,则需保证BGA焊盘在回流焊时锡膏不会流入孔内,否则就需要进行塞孔。
Layout工程师需要人工量测BGA面背钻孔的漏铜部分到BGA焊盘的距离来判断背钻孔是否塞孔。这就导致了人工量测耗时耗力,设计效率低。背钻孔的漏铜部分与焊盘距离是否满足安全距离,人工检查容易遗漏,从而造成生产不良。容易造成塞孔工艺选择失误造成产品的可靠性问题。
发明内容
针对现有技术的上述不足,本发明提供一种PCB背钻孔塞孔需求判断方法、系统、终端及存储介质,以解决上述技术问题。
第一方面,本发明提供一种PCB背钻孔塞孔需求判断方法,包括:
从PCB设计图中采集封装芯片的焊盘信息,并根据所述焊盘信息确定搜索区域;
采集所述搜索区域内的背钻孔坐标和尺寸;
根据背钻孔尺寸、阻焊环尺寸和单边安全距离以所述背钻孔坐标为中心生成背钻孔安全区域;
判断所述背钻孔安全区域内是否存在与封装芯片焊盘重叠的区域:
若否,则判定所述背钻孔无需塞孔。
进一步的,所述从PCB设计图中采集封装芯片的焊盘信息并根据所述焊盘信息确定搜索区域,包括:
采集所述封装芯片的所有焊盘坐标;
筛选出最大横坐标、最小横坐标、最大纵坐标和最小纵坐标;
根据最大横坐标、最小横坐标、最大纵坐标和最小纵坐标生成所述封装芯片的焊盘集中区域;
在所述焊盘集中区域外侧外扩指定尺寸,并将外扩后的焊盘集中区域作为搜索区域输出。
进一步的,所述采集所述搜索区域内的背钻孔坐标和尺寸,包括:
采集所述搜索区域内带有背钻属性的孔坐标和直径,并根据所述直径计算焊盘直径。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011261613.2/2.html,转载请声明来源钻瓜专利网。





