[发明专利]半导体器件和控制半导体器件的方法

说明书

根据本公开的各实施例涉及半导体器件和控制半导体器件的方法。电连接至存储器单元的开关电路的占用面积被减小，以减小半导体器件的尺寸。根据一个实施例的半导体器件包括：半导体衬底上的存储器单元；以及半导体芯片，电连接至存储器单元的开关电路被形成在该半导体芯片中，其中开关电路包括电连接至存储器单元的第二晶体管，并且第二晶体管包括通过第三栅极绝缘膜被形成在半导体衬底上的第二字栅极和通过第四栅极绝缘膜被形成在半导体衬底上的第二耦合栅极，第四栅极绝缘膜具有比第三栅极绝缘膜的厚度大的厚度，其中当电流被施加至存储器单元时，比施加至第二字栅极的电压高的电压被施加至第二晶体管的第二耦合栅极。

相关申请的交叉引用

于2019年11月12日提交的日本专利申请第2019-204402号的、包括说明书、附图和摘要的公开内容以引用的方式全部并入本文。

背景技术

本发明涉及一种半导体器件和一种控制半导体器件的方法、以及一种非易失性存储器器件(诸如闪速存储器器件)的结构。

例如，存储器器件具有用于共同连接多个存储器单元的源极的公共源极线。

在这方面，存在下面的已公开的技术。

[专利文献1]日本专利申请特开2014-29745号公报

发明内容

通常，将高电压施加至非易失性存储器器件(诸如闪速存储器器件)的存储器单元。

近来，随着半导体器件小型化的发展，已经降低了逻辑电路中所使用的晶体管的电源电压。

因此，在控制电路中使用普通晶体管的输出电压的情况下，存在以下问题：即使将栅极驱动电压施加至具有高耐受电压的晶体管的栅极，也无法使得有足够的电流在源极与漏极之间流动。

因此，为了在无法将栅极电压设置为高的状态下使充足的电流流向晶体管，需要增加栅极宽度，存在以下问题：具有高击穿电压的晶体管的占用面积增大。

另外，当具有高击穿电压的晶体管的占用面积增大时，源极驱动器电路154的占用面积也增大，存在以下问题：无法减小非易失性存储器器件的芯片尺寸。

根据一个实施例，可以减小包括非易失性存储器器件的半导体器件的芯片面积。

附图说明

图1是示出了根据本发明的第一实施例的包括存储器器件的半导体器件的配置的电路图；

图2是比较示例的半导体器件的电路图；

图3是示出了比较示例的高耐压晶体管的平面图；

图4是示出了比较示例的高耐压晶体管的横截面图，并且是从图3中的O到P截取的横截面图；

图5是根据本发明的第一实施例的半导体器件的第一开关和存储器单元的器件结构的横截面图，并且是从图9中的Q到R截取的横截面图；

图6是在第一实施例的配置之前的先前阶段的半导体器件的电路图的第一示例；

图7是在第一实施例的配置之前的先前阶段的半导体器件的电路图的第二示例；

图8是施加至每个栅极电极和本发明的第一实施例的存储器单元的第一开关的每个栅极电极的电压的时序图；

图9是示出了根据本发明的第一实施例的第一开关和存储器单元的结构的平面图；

图10是示出了根据本发明的第二实施例的包括存储器器件的半导体器件的配置的电路图；

图11是示出了根据本发明的第二实施例的第一开关和存储器单元的结构的平面图；

图12是示出背景技术的示例的存储器器件的电路图。