[发明专利]LDMOS器件的形成方法

说明书

本申请公开了一种LDMOS器件的形成方法，包括：在第一区域的外延层中形成第一离子掺杂区，去除第一区域的第一氧化层，该外延层上形成有第一氧化层；在外延层和剩余的第一氧化层上形成第二氧化层；在第二区域的外延层中形成第二离子掺杂区，第一区域和第二区域没有交叠区域；在第二氧化层上形成多晶硅层；去除第三区域的多晶硅层、第一氧化层和第二氧化层。本申请通过在形成第一离子掺杂区后，保留除第一离子掺杂区以外其它区域的第一氧化层，从而使形成得到的LDMOS器件的栅氧呈台阶型，增加了栅极和第二离子掺杂区的交叠区域上的栅氧的厚度，从而降低了LDMOS器件的栅感应漏电流，进而提高了器件的击穿电压。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种应用于横向扩散金属氧化物半导体(laterally-diffused metal-oxide semiconductor，LDMOS)器件的形成方法。

背景技术

LDMOS由于其易于互补金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)工艺兼容而被广泛应用于功率集成电路中。对于LDMOS器件，栅感应漏电流(gate induced drain leakage current，GIDL)和击穿电压(break voltage，BV)的大小，以及抗热载流子注入效应(hot carrier injection，HCI)是考核其电学性能的重要参数。

参考图1，其示出了相关技术中提供的LDMOS器件的剖面示意图。如图1所示，衬底110中形成有第一离子掺杂区111和第二离子掺杂区112，第一离子掺杂区111中形成有第三离子掺杂区113，第二离子掺杂区112中形成有第四离子掺杂区114，其中，第三离子掺杂区113和第四离子掺杂区114的掺杂浓度大于第一离子掺杂区111和第二离子掺杂区112。衬底110上形成有栅氧120，栅氧120上形成有栅极130，第一区域101是通过栅极130控制第一离子掺杂区111的区域，第二区域102是通过栅极130控制第二离子掺杂区112的区域。

相关技术中提供的LDMOS器件，由于栅氧较薄使其栅感应漏电流较大，从而导致其击穿电压较低，同时，其抗HCI性能较弱。

发明内容

本申请提供了一种LDMOS器件的形成方法，可以解决相关技术中提供的LDMOS器件击穿电压较低且抗HCI性能较弱的问题。

一方面，本申请实施例提供了一种LDMOS器件的形成方法，包括：

在第一区域的外延层中形成第一离子掺杂区，去除所述第一区域的第一氧化层，所述外延层上形成有第一氧化层；

在所述外延层和剩余的第一氧化层上形成第二氧化层；

在第二区域的外延层中形成第二离子掺杂区，所述第一区域和所述第二区域没有交叠区域；

在所述第二氧化层上形成多晶硅层；

去除第三区域的多晶硅层、第一氧化层和第二氧化层，剩余的第一氧化层和第二氧化层形成所述LDMOS器件的栅氧，剩余的多晶硅层形成所述LDMOS器件的栅极，所述栅氧和所述栅极为台阶型。

可选的，所述在第一区域的外延层中形成第一离子掺杂区，去除所述第一区域的第一氧化层，包括：

采用光刻工艺在所述第一氧化层上覆盖光阻，暴露出所述第一区域；

以光阻为掩模，采用第一离子注入工艺将包含第一离子的杂质注入至所述第一区域，在所述外延层中形成第一离子掺杂区；

去除所述第一区域的第一氧化层和光阻。

可选的，所述去除所述第一区域的第一氧化层，包括：

采用湿法刻蚀工艺去除所述第一区域的第一氧化层。