[发明专利]用于小型原子自旋惯性测量装置的检测光功率调制系统有效

专利信息
申请号: 202011244658.9 申请日: 2020-11-10
公开(公告)号: CN112422192B 公开(公告)日: 2022-05-24
发明(设计)人: 刘刚;李新宇;翟跃阳;李秀飞 申请(专利权)人: 北京航空航天大学
主分类号: H04B10/50 分类号: H04B10/50;H04B10/54;H04B10/564;G01C19/58;G01C21/16;G01J1/42
代理公司: 北京海虹嘉诚知识产权代理有限公司 11129 代理人: 吴小灿;朱亚娜
地址: 100191*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 小型 原子 自旋 惯性 测量 装置 检测 功率 调制 系统
【权利要求书】:

1.用于小型原子自旋惯性测量装置的检测光功率调制系统,其特征在于,包括基于声光调制器AOM的激光功率调制光路,所述声光调制器AOM连接电路系统,所述电路系统分别连接光电探测器和上位机,所述声光调制器AOM的左侧输入光路连接半导体激光器,所述光电探测器通过设置在所述声光调制器AOM右侧输出光路上的偏振分光棱镜采集光信号,所述电路系统中的FPGA模块通过包含DDS模块的AOM驱动模块对所述声光调制器AOM进行反馈控制以实现激光功率的稳定和功率方波调制,所述FPGA模块通过模数转换模块ADC连接所述光电探测器;

所述DDS模块采用型号为AD9910的DDS芯片,所述DDS芯片依次通过低通滤波电路和功率放大电路连接所述声光调制器AOM,所述FPGA模块上配置有AD9910驱动程序,所述AD9910驱动程序依次通过PID控制程序和DSP程序连接ADC驱动程序;

AD9910芯片连接晶振,并通过PLL_LOOP_FILTER引脚连接环路滤波电路,所述AD9910芯片的差分输出VOUT+端和VOUT-端分别连接双端转单端电路,所述双端转单端电路的输出端OUTPUT连接所述低通滤波电路;

FPGA通过SCLK引脚、CS_n引脚、IO_UPDATE引脚、IO_RESET引脚、SDIO引脚、MASTER_RESET引脚、D[15:0]引脚、F[1:0]引脚、TxENABLE引脚与AD9910通信,其中MSATER_RESET、SDIO、IO_RESET、IO_UPDATE、CS_n和SCLK引脚为串行接口,实现FPGA对AD9910的初始化配置和输出信号的相位与频率设置;D[15:0]、F[1:0]和TxENABLE为并行接口,实现FPGA对AD9910输出信号的幅值控制,AD9910内部集成有锁相环PLL;

所述模数转换模块ADC采用型号为AD7767的ADC芯片,所述ADC芯片通过前向调理电路连接所述光电探测器,所述前向调理电路为单端转差分电路,AD7767通过+2.5V数字端和+2.5V模拟端分别连接供电电源,AD7767通过+5V端和+3.3V端分别连接基准电源,AD7767通过VIN+端和VIN-端分别连接所述单端转差分电路,所述单端转差分电路接收来自所述光电探测器的模拟信号;

AD7767芯片通过SDO引脚、DRDY引脚、CS引脚、MCLK引脚、SCLK引脚、SYNC引脚与FPGA通信,SDO用于发送数字信号到FPGA,CS与SYNC一直为低电平,MCLK的频率为采样率的八分之一,通过改变MCLK改变AD7767的采样率,SCLK为AD7767进行模数转换时的时钟,为了避免出现时序错误,采用SCLK的下降沿,对SDO引脚端进行采集,当采集到脉冲光的高电平时,FPGA保留数据;当采集到其他位置,FPGA判断并删除当前数据。

2.根据权利要求1所述的用于小型原子自旋惯性测量装置的检测光功率调制系统,其特征在于,所述低通滤波电路采用无源LC低通滤波器,截止频率为400MHz。

3.根据权利要求1所述的用于小型原子自旋惯性测量装置的检测光功率调制系统,其特征在于,所述FPGA模块包括分别连接FPGA总时序控制器的AD9910初始化模块、频率/相位控制模块和振幅控制模块,所述AD9910初始化模块和频率/相位控制模块均连接串行外设接口SPI数据端口,所述振幅控制模块连接并行数据端口;AD9910包括使能与配置寄存器,Profile0寄存器,DDS内核,DA转换模块,ASF振幅寄存器,所述ASF振幅寄存器连接并行数据端口,所述使能与配置寄存器,和Profile0寄存器均连接SPI数据端口,所述ASF振幅寄存器和所述Profile0寄存器以及所述DA转换模块分别连接所述DDS内核,所述DA转换模块通过低通滤波器LPF连接功率放大模块;所述FPGA模块上配置的AD9910驱动程序包括以下步骤:步骤1,开始;步骤2,复位初始化;步骤3,对IO端口使能;步骤4,发送第二控制功能寄存器CFR2指令和数据;步骤5,发送第三控制功能寄存器CFR3指令和数据;步骤6,发送寄存器Profile0指令和数据;步骤7,对CFR2进行重新配置,发送CFR2指令和数据;步骤8,结束配置;其中步骤4至步骤6属于串行端口配置,步骤7至步骤8属于并行端口配置。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202011244658.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top