[发明专利]半导体测试结构及半导体钝化层的质量测试方法

说明书

本发明提供了一种半导体测试结构及半导体钝化层的质量测试方法，所述半导体测试结构包括：第一金属层，所述第一金属层包括至少一个蛇形结构；绝缘层，覆盖于所述第一金属层上且填满所述蛇形结构的间隙；第二金属层，形成于所述绝缘层上，所述第二金属层包括两个相对交错设置的梳形结构，且两个所述梳形结构的梳齿之间相互穿插；钝化层，覆盖于所述第二金属层上及所述梳形结构的梳齿间隙所暴露出的绝缘层上；多个焊盘，分别与所述第一金属层和所述第二金属层的两端连接。本发明的技术方案能够及时确认所述钝化层中是否存在缺陷，缩短了测试周期，从而降低了成本。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体测试结构及半导体钝化层的质量测试方法。

背景技术

在半导体器件的制造工艺中，会在半导体器件的最上层覆盖钝化层(Passivation)，以用于保护下层结构免于损坏。但是，钝化层潜在的高应力、界面分层及介质缺陷等因素会导致其对温度变化敏感，进而导致在芯片使用的过程中钝化层中会产生裂缝，从而导致芯片故障（金属互连线断开、芯片表面未密封等）。因此，行业可靠性标准对于钝化层工艺的变更，规定需做温度循环(TC，Temperature cycle)试验来做质量评估。

但是，现有对钝化层质量的评估是通过客户配合做产品级（即经过封装等工艺做成的成品）的温度循环实验来验证，其存在验证周期长、费用高等问题。

因此，需要提出一种半导体测试结构及半导体钝化层的质量测试方法，以能够及时确认钝化层是否存在缺陷，进而降低成本。

发明内容

本发明的目的在于提供一种半导体测试结构及半导体钝化层的质量测试方法，能够及时确认所述钝化层中是否存在缺陷，缩短了测试周期，从而降低了成本。

为实现上述目的，本发明提供了一种半导体测试结构，包括：

第一金属层，所述第一金属层包括至少一个蛇形结构；

绝缘层，覆盖于所述第一金属层上且填满所述蛇形结构的间隙；

第二金属层，形成于所述绝缘层上，所述第二金属层包括两个相对交错设置的梳形结构，且两个所述梳形结构的梳齿之间相互穿插；

钝化层，覆盖于所述第二金属层上以及所述梳形结构的梳齿间隙所暴露出的绝缘层上；以及，

多个焊盘，分别与所述第一金属层和所述第二金属层的两端连接。

可选的，所述蛇形结构包括多条平行的第一金属线和多条平行的第二金属线，相邻两条所述第一金属线之间通过所述第二金属线相连接，所述第一金属线垂直于所述第二金属线。

可选的，所述第一金属线和所述第二金属线的宽度为工艺所允许的金属线的最小宽度，相邻两条所述第一金属线之间的间隙宽度为工艺所允许的最小间隙宽度。

可选的，每个所述梳形结构包括多条依次排列的梳齿以及连接每条梳齿的同一端的梳背，两个所述梳形结构的梳背相互平行，且所述梳齿垂直于所述梳背。

可选的，两个相对交错设置的所述梳形结构中的至少一个具有不等的梳齿间隙。

可选的，所述梳齿间隙按照所述梳齿排列位置依次增大，所述梳齿间隙最小值为工艺所允许的最小宽度。

可选的，所述钝化层包括依次覆盖于所述第二金属层上的氧化物层和氮化物层以及形成于所述氧化物层中的氧化填充层，所述氧化填充层的顶面与所述氧化物层的顶面齐平，且所述氧化填充层位于所述梳齿间隙的上方。

可选的，所述绝缘层还填满所述梳齿间隙，所述氧化填充层的底部与所述梳齿间隙处的所述绝缘层的顶部接触；或者，所述绝缘层对所述梳齿间隙部分填充，所述氧化填充层的底部与所述梳齿间隙处的所述绝缘层的顶部之间还夹有所述氧化物层。