[发明专利]基于无结型晶体管的表征方法

说明书

本发明提供一种基于无结型晶体管的表征方法，包括：提供待测绝缘体上硅；将第一探针和第二探针置于顶层硅上；调整施加到衬底的偏置电压，以使待测绝缘体上硅工作在积累区，并获取积累区漏极电流；施加到衬底的偏置电压，以使待测绝缘体上硅工作在部分耗尽区，并获取部分耗尽区漏极电流；基于积累区漏极电流及部分耗尽区漏极电流以及施加到第一端口、第二端口以及第三端口的电压表征待测绝缘体上硅的参数。本发明的基于伪MOS晶体管实现无结型晶体管；基于无结型晶体管，可实现对超薄重掺杂SOI材料的表征；无结型晶体管可同时实现对p型和n型掺杂SOI的激活杂质浓度、体迁移率和界面迁移率的表征。

技术领域

本发明属于集成电路电学表征领域，特别是涉及一种基于无结型晶体管的表征方法。

背景技术

对于SOI材料，有两种不同的物质（硅和绝缘层）构成，并且存在两个硅/氧化硅界面，属于多层异质结构。因此，对SOI性能，尤其是电学信息的表征，显得尤为重要。此外，随着集成电路的发展，对于薄型和超薄型顶层硅SOI材料的需求越来越广泛，但是，现有的大多表征方法主要适用于较厚（1μm）的顶层硅的表征工作，并不能完全适用薄型及超薄型顶层硅中。由于能简单快速的提取绝缘层上硅（Silicon-on-Insulator，SOI）晶圆的电学参数，如迁移率、平带电压等，伪金属氧化物场效应晶体管（Metal-Oxide-SemiconductorField Effect Transistor，MOSFET）可以被广泛应用于SOI晶圆的表征中。

因此，如何提供一种新型的表征方法特别是以适应薄型及超薄型顶层硅的SOI实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于无结型晶体管的表征方法，用于解决现有技术中绝缘体上硅的参数表征的问题。

为实现上述目的及其他相关目的，本发明提供一种基于无结型晶体管的表征方法，所述表征方法包括步骤：

一种基于无结型晶体管的表征方法，其特征在于，所述表征方法包括步骤：

提供待测绝缘体上硅，所述待测绝缘体上硅依次包括衬底、中间埋氧层及顶层硅；

将第一探针和第二探针置于所述顶层硅上，所述第一探针与所述第二探针之间具有间距，所述第一探针构成第一端口，所述第二探针构成第二端口，所述衬底构成第三端口；

基于所述第三端口调整施加到所述衬底的偏置电压，以使所述待测绝缘体上硅工作在积累区，并获取积累区漏极电流，其中，获取所述积累区漏极电流的方式包括：I_D积累= I_vol积累+ I_acc，I_vol积累为体区电流，I_acc为积累层电流；

基于所述第三端口调整施加到所述衬底的偏置电压，以使所述待测绝缘体上硅工作在部分耗尽区，并获取部分耗尽区漏极电流，其中，获取所述部分耗尽区漏极电流的方式包括：I_{D部分耗尽}= I_{vol部分耗尽}，I_{vol部分耗尽}为体区电流，其中，在所述部分耗尽区工作时，设定体区迁移率为常数，所述体区电流I_{vol部分耗尽}为：I_{vol部分耗尽}=qf_Gμ_P,volN_A,D(T_si-W_D)V_D，其中，q为电子电荷，f_G为几何因子，μ_P,vol为体区载流子迁移率，N_A,D为受主（p型掺杂）或施主（n型掺杂）掺杂浓度，T_si为顶层硅厚度，V_D为漏极电压，W_D为耗尽层宽度；以及