[发明专利]时序逻辑的综合方法及装置、设备、存储介质

权利要求书

1.一种时序逻辑的综合方法，其特征在于，所述方法包括：

将芯片中功能模块对应的寄存器转换级电路转换为逻辑库网表；所述逻辑库网表中包括多个逻辑器件的描述信息；

根据所述描述信息，将所述逻辑库网表映射为工艺库网表；所述工艺库网表中包括时钟脉冲发生器，以及与所述时钟脉冲发生器连接的锁存器。

2.根据权利要求1所述的方法，其特征在于，所述描述信息包括同步使能和时钟信号输入；

对应地，所述根据所述描述信息，将所述逻辑库网表映射为工艺库网表，包括：

将所述逻辑库网表中描述信息为同步使能的引脚，映射为所述工艺库网表中时钟脉冲发生器的时钟使能端口；

将所述逻辑库网表中描述信息为时钟信号输入的引脚，映射为所述工艺库网表中时钟脉冲发生器的时钟信号输入端口。

3.根据权利要求2所述的方法，其特征在于，所述描述信息还包括数据输入和数据输出；

对应地，所述根据所述描述信息，将所述逻辑库网表映射为工艺库网表，还包括：

将所述逻辑库网表中描述信息为数据输入的引脚，映射为所述工艺库网表中锁存器的数据输入端口；

将所述逻辑库网表中描述信息为数据输出的引脚，映射为所述工艺库网表中锁存器的数据输出端口。

4.根据权利要求3所述的方法，其特征在于，所述锁存器为锁存器组；

所述时钟脉冲发生器的时钟信号输出端口与所述锁存器组中每一锁存器的时钟输入端口连接；

所述时钟脉冲发生器的时钟信号输出端口用于为所述每一锁存器提供时钟电平信号；

对应地，所述方法还包括：

控制所述每一锁存器基于所述时钟电平信号，对所述数据输入端口的输入数据进行处理。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

根据所述时钟脉冲发生器的功耗和所述锁存器的功耗，确定所述锁存器组中锁存器的数量；或，

根据所述功能模块的数据总线的宽度，确定所述锁存器组中锁存器的数量。

6.根据权利要求1至5任一项所述的方法，其特征在于，所述方法还包括：

控制所述时钟脉冲发生器将接收到的第一时钟电平信号转化为第二时钟电平信号；

其中，所述第二时钟电平信号的脉冲宽度小于所述第一时钟电平信号的脉冲宽度。

7.根据权利要求6所述的方法，其特征在于，所述根据所述描述信息，将所述逻辑库网表映射为工艺库网表，包括：

根据所述描述信息和电气设计自动化工具的综合逻辑，确定自动化脚本；

通过所述自动化脚本，将所述逻辑库网表中逻辑器件的引脚，映射到带时序信息的工艺库网表的时序逻辑器件中。

8.一种时序逻辑的综合装置，其特征在于，所述装置包括：

转换单元，用于将芯片中功能模块对应的寄存器转换级电路转换为逻辑库网表；所述逻辑库网表中包括多个逻辑器件的描述信息；

映射单元，用于根据所述描述信息，将所述逻辑库网表映射为工艺库网表；所述工艺库网表中包括时钟脉冲发生器，以及与所述时钟脉冲发生器连接的锁存器。

9.一种电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现权利要求1至7任一项所述时序逻辑的综合方法中的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现权利要求1至7任一项所述时序逻辑的综合方法中的步骤。