[发明专利]半导体器件

说明书

本发明公开了一种半导体器件，该半导体器件包括：第一栅极堆叠，包括多个第一栅电极；第二栅极堆叠，布置在第一栅极堆叠上并包括多个第二栅电极；以及多个沟道结构，布置在穿透第一栅极堆叠和第二栅极堆叠的多个沟道孔中。每个沟道孔包括穿透第一栅极堆叠的第一沟道孔部分和穿透第二栅极堆叠的第二沟道孔部分，第一沟道孔部分的上端在第二方向上的第二宽度与其在第一方向上的第一宽度的比率小于第二沟道孔部分的上端在第二方向上的第四宽度与其在第一方向上的第三宽度的比率。

技术领域

实施方式涉及半导体器件和制造该半导体器件的方法。

背景技术

随着存储器件的集成度提高，作为具有一般的平面晶体管结构的存储器件的替换，已经提出了具有垂直晶体管结构的存储器件。具有垂直晶体管结构的存储器件包括在衬底上沿垂直方向延伸的沟道结构。

发明内容

实施方式针对一种半导体器件，该半导体器件包括：第一栅极堆叠，布置在衬底上并包括交替布置的多个第一栅电极和多个第一绝缘层；第二栅极堆叠，布置在第一栅极堆叠上并包括交替布置的多个第二栅电极和多个第二绝缘层；以及多个沟道结构，布置在多个沟道孔中，所述多个沟道孔穿透第一栅极堆叠和第二栅极堆叠并在与衬底的顶表面平行的第一方向和第二方向上彼此间隔开。所述多个沟道孔中的每个可以包括穿透第一栅极堆叠的第一沟道孔部分和穿透第二栅极堆叠的第二沟道孔部分，第一沟道孔部分的第一沟道孔上端在第二方向上的第二宽度与其在第一方向上的第一宽度的比率可以小于第二沟道孔部分的第二沟道孔上端在第二方向上的第四宽度与其在第一方向上的第三宽度的比率。

实施方式还针对一种半导体器件，该半导体器件包括：多个第一栅电极，布置在衬底上并在垂直于衬底的顶表面的方向上彼此间隔开；多个第二栅电极，布置在所述多个第一栅电极上，并在垂直于衬底的顶表面的方向上彼此间隔开；多个沟道结构，在穿透所述多个第一栅电极和所述多个第二栅电极的多个沟道孔中；以及公共源极线区域，在所述多个第一栅电极和所述多个第二栅电极的一侧沿平行于衬底的顶表面的第一方向延伸。所述多个沟道孔中的每个可以包括穿透所述多个第一栅电极的第一沟道孔部分和穿透所述多个第二栅电极的第二沟道孔部分，第一沟道孔部分的第一沟道孔上端在第二方向上的第二宽度与其在第一方向上的第一宽度的比率可以小于第二沟道孔部分的第二沟道孔上端在第二方向上的第四宽度与其在第一方向上的第三宽度的比率。

实施方式还针对一种半导体器件，该半导体器件包括：多个第一栅电极，布置在衬底上并在垂直于衬底的顶表面的方向上彼此间隔开；多个第二栅电极，布置在所述多个第一栅电极上并在垂直于衬底的顶表面的方向上彼此间隔开；多个沟道结构，在穿透所述多个第一栅电极和所述多个第二栅电极的多个沟道孔中；以及公共源极线，在所述多个第一栅电极和所述多个第二栅电极的一侧沿平行于衬底的顶表面的第一方向延伸。所述多个沟道结构中的每个可以包括在与最上面的第一栅电极的高度相同的高度处的第一水平截面和在与最上面的第二栅电极的高度相同的高度处的第二水平截面，第一水平截面可以具有拥有在第一方向上的长轴的椭圆形形状，第二水平截面具有拥有在第二方向上的长轴的椭圆形形状，第二方向平行于衬底的顶表面并垂直于第一方向。

附图说明

通过参照附图详细描述示例实施方式，特征将对本领域技术人员变得明显，附图中：

图1示出了根据一示例实施方式的半导体器件的存储单元阵列的等效电路图；

图2是示出根据一示例实施方式的半导体器件的代表性配置的俯视图；

图3是沿图2中的线A1-A1'截取的截面图；

图4是沿图2中的线A2-A2'截取的截面图；

图5示出了相对于图2中的区域B1在图3的第一至第三垂直高度(vertical level)处的水平截面图；

图6是示意性地示出在第一沟道部分与第二沟道部分之间的连接部分处的布置的俯视图。