[发明专利]平行测试装置

说明书

本发明提供一种平行测试装置，包含输入/输出衬垫、多个输入缓冲器以及多个输出驱动器。输入/输出衬垫配置成执行平行测试装置中的输入/输出操作。输入缓冲器配置成启用写入数据。输出驱动器配置成启用读取数据且将读取数据输出到输入/输出衬垫。对应于来自外部装置的数据的测试信号在测试模式期间通过平行测试装置中的输入/输出衬垫传送到输出驱动器。

技术领域

本发明涉及一种平行测试装置，且更确切地说，涉及用以在存储器装置中的测试模式期间激活未使用部件的存储器装置中的平行测试。

背景技术

在DRAM存储器和NAND快闪存储器装置中，测试装置配置成验证存储器装置的特征和功能。为了测试大量存储器装置，需要使用通道分配测试来测试所有存储器装置。因此，采用充当自测装置的平行测试装置以确定存储器装置是否故障。然而，在测试期间，平行测试装置需要在数据压缩期间使用单个I/O线将相同数据写入到多个输入/输出(Input/Output；I/O)线中。由于使用单个I/O线，平行测试装置不可能确定存储器装置中的一或多个故障部件。在一些平行测试装置中，在平行测试装置中内部地采用测试控制器以使用单个I/O线来寻址写入到多个I/O线中的数据，但平行测试装置中的输出驱动器对数据有效窗口至关重要。由于数据设置/保持时间小于数据有效窗口，因此包含I/O缓冲器的未使用部件降低性能，即使存储器装置中只存在轻微故障。

连同克服由于平行测试装置中的至关重要的数据有效窗口所致的存储器装置中的故障检测的需求，可能合乎需要的是开发用于本领域中的某些应用的具有改进故障检测的平行测试装置。

发明内容

本发明提供从外部装置接收测试信号的平行测试装置。

本发明的平行测试装置包含I/O衬垫、多个输入缓冲器以及多个输出驱动器。I/O衬垫配置成执行平行测试装置中的输入/输出操作。输入缓冲器配置成启用写入数据。输出驱动器配置成启用读取数据且将读取数据输出到I/O衬垫。对应于来自外部装置的数据的测试信号在测试模式期间通过平行测试装置中的I/O衬垫传送到输出驱动器。

为了可更好地理解上述内容，如下参考附图详细地描述若干实施例。

附图说明

包含附图以提供对本发明的进一步理解，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的示范性实施例，且与描述一起用来解释本发明的原理。

图1说明根据本发明的示范性实施例的平行测试装置的框图；

图2说明根据本发明的示范性实施例的平行测试装置的示意图；

图3说明根据本发明的示范性实施例的压缩电路的示意图。

具体实施方式

应理解，在不脱离本发明的范围的情况下，可利用其它实施例，且可作出结构性改变。同样，应理解，本文中所使用的措词和术语是出于描述的目的且不应视为是限制性的。本文中使用“包含”、“包括”或“具有”以及其变化形式意在涵盖其后列出的项目和其等效物以及额外项目。除非另有限制，否则术语“连接(connected)”、“耦接(coupled)”以及“安装(mounted)”和其在本文中的变化形式是广义上使用的并且涵盖直接和间接的连接、耦接以及安装。

平行测试装置100包含图1的存储器单元阵列110、压缩电路120以及I/O衬垫130。

平行测试装置200包含存储器单元阵列210、读取/写入驱动器215、压缩电路220、多个输入缓冲器230、多个输出驱动器240、I/O衬垫250以及校准装置260。参考图1和图2，存储器单元阵列210包含多个存储器单元、通常每一存储器单元中具有8个到64个阵列。