[发明专利]堆栈式硅封装组件的扇出集成

说明书

本公开的实施例涉及堆栈式硅封装组件的扇出集成。提供了一种芯片封装组件及其制造方法，其利用模制化合物中的多个柱来提高抗分层性。在一个示例中，提供了一种芯片封装组件，该芯片封装组件包括第一集成电路(IC)管芯、衬底、再分布层、模制化合物、以及多个柱。再分布层提供第一IC管芯的电路系统与衬底的电路系统之间的电连接。模制化合物被设置为与第一IC管芯接触并且通过再分布层与衬底隔开。多个柱被布置在模制化合物中并且与第一IC管芯横向隔开。多个接线柱没有电连接到第一IC管芯的电路系统。

技术领域

本发明的各个实施例总体涉及芯片封装组件，并且具体涉及一种包括多个柱的芯片封装组件，该多个柱设置在模制化合物中，这些柱与至少一个集成电路(IC)管芯横向隔开，这些柱被配置为减少制造芯片封装组件期间模制化合物分层或开裂的可能性。

背景技术

诸如平板电脑、计算机、复印机、数码相机、智能电话、控制系统和自动柜员机等之类的电子设备经常采用利用芯片封装组件的电子部件来增加功能并且提高部件密度。传统管芯封装方案通常利用封装衬底(通常与硅通孔(TSV)插入衬底结合)来使得多个集成电路(IC)管芯能够安装到单个封装衬底。IC管芯可以包括存储器、逻辑或其他IC设备。

在许多下一代芯片封装组件中，诸如再分布层之类的扇出被用于将IC管芯连接到安装有IC管芯的衬底。IC管芯通常设置在模制化合物中，以向芯片封装组件提供改善的结构完整性。然而，模制化合物的裂纹和/或模制化合物与IC管芯分层经常传播到扇出中，这会导致扇出内的导体(即，电迹线)断裂或变坏。扇出内的断裂和/或损坏导体会导致性能下降、使用寿命缩短甚至导致设备发生故障。

因此，需要一种芯片封装组件，该芯片封装组件具有对IC管芯与安装有IC管芯的衬底之间设置的扇出内的导体的损坏和/或断裂的抗性。

发明内容

提供了一种芯片封装组件及其制造方法，其抑制对至少一个集成电路(IC)管芯与诸如插入衬底或封装衬底之类的底衬底之间设置的扇出(即，再分布层)内的导体造成的损坏和/或断裂。在一个示例中，扇出的稳健保护通过在接触上制造再分布层之前利用无磨工艺跨越相邻管芯产生共面接触来提供。在另一示例中，模制化合物中的多个柱用于抑制模制化合物的分层和/或开裂，从而降低了这些缺陷从模制化合物传播到再分布层的可能性，其中这些缺陷可能会损坏再分布层内的导体和/或使其断裂。

在一个示例中，提供了一种芯片封装组件，其包括第一集成电路(IC)管芯、衬底、再分布层、模制化合物、以及多个柱。再分布层提供第一IC管芯的电路系统与衬底的电路系统之间的电连接。模制化合物被设置为与第一IC管芯接触并且通过再分布层与衬底隔开。多个柱被设置在模制化合物中并且与第一IC管芯横向隔开。多个柱没有电连接到第一IC管芯的电路系统。

在另一示例中，提供了一种芯片封装组件，其包括第一集成电路(IC)管芯、第二集成电路(IC)管芯、衬底、再分布层、模制化合物、以及多个接线柱。再分布层具有电路系统，该电路系统经由焊料连接电耦合到衬底的电路系统。模制化合物被设置为与第一IC管芯接触并且通过再分布层与衬底隔开。第一多个柱被设置在第一IC与第二IC之间的模制化合物中。第一多个柱通过再分布层与衬底隔开。

在另一示例中，提供了一种制造芯片封装组件的方法，该方法包括：将第一集成电路(IC)管芯安装到载体；将第二IC管芯安装到载体；使用模制化合物填充在第一IC管芯与第二IC之间形成的间隙，该模制化合物被设置在第一柱周围，该第一柱设置在间隙中；移除模制化合物的一部分，以暴露第一IC管芯和第二IC的电接触；以及在模制化合物以及第一IC管芯和第二IC管芯上形成再分布层，该再分布层具有电路系统，该电路系统电连接到第一IC管芯和第二IC管芯的电路。

附图说明

为了可以更详细地理解本发明的上述特征的方式，通过参考实施例，可以做出对上文所简要总结的本发明的更具体描述，其中一些实施例在附图中图示。然而，应当指出，附图仅图示了本发明的典型实施例，因此不应视为对本发明范围的限制，因为本发明可以承认其他等同实施例。