[发明专利]一种桥接芯片及半导体封装结构

说明书

本发明实施例公开了一种桥接芯片及半导体封装结构。其中，桥接芯片，包括：上层布线层组和下层布线层组；其中，所述上层布线层组和所述下层布线层组均包括至少两层布线层；所述下层布线层组用于为逻辑芯片和存储芯片提供多路电源路径；所述上层布线层组用于为所述逻辑芯片和所述存储芯片提供信号互连路径；所述下层布线层组设置为通过设置于所述桥接芯片侧面的多个基板通孔和/或通过所述桥接芯片内部的多个穿硅通孔电性连接外部电源。本发明实施例的技术方案，实现SOC芯片的电源供电的充分性和可靠性。

技术领域

本发明实施例涉及半导体技术，尤其涉及一种桥接芯片及半导体封装结构。

背景技术

随着半导体工艺向更小的工艺制程推进，制程也越来越接近物理极限。对此需要先进高级的封装技术，这种封装由2D芯片转为将不同芯片集成一体的系统级芯片(Systemon Chip，SOC)，通过这种异构组合，进一步提升芯片的计算和存储密度。

2.5D高级封装是其中一种提升芯片的计算和存储密度的封装结构，在2.5D高级封装里面，会用到中阶层(Interposer)芯片。随着封装工艺的演进，目前已经衍生出了桥接芯片(Bridge Die，BRD)，和Interposer芯片相比，桥接芯片往往具有面积小，工艺复杂度低的特点，在整体封装中具有十分显著的成本优势。而这种结构需要保证电源供电的充分性和可靠性。

发明内容

本发明实施例提供一种桥接芯片及半导体封装结构，以实现保证SOC芯片电源供电的充分性和可靠性。

第一方面，本发明实施例提供了一种桥接芯片，包括：

上层布线层组和下层布线层组；

其中，所述上层布线层组和所述下层布线层组均包括至少两层布线层；

所述下层布线层组用于为逻辑芯片和存储芯片提供多路电源路径；所述上层布线层组用于为所述逻辑芯片和所述存储芯片提供信号互连路径；

所述下层布线层组设置为通过设置于所述桥接芯片侧面的多个基板通孔和/或通过所述桥接芯片内部的多个穿硅通孔电性连接外部电源。

第二方面，本发明实施例还提供了一种半导体封装结构，包括逻辑芯片、存储芯片和基板，其特征在于，还包括本发明任意实施例提供的桥接芯片和一布线板；

所述逻辑芯片和所述存储芯片相间隔地设置在所述布线板上；

所述桥接芯片设置在所述布线板下；

所述基板设置在所述桥接芯片下；

所述逻辑芯片和所述存储芯片均通过所述布线板与所述桥接芯片电性连接；其中，所述逻辑芯片的第一信号端和所述存储芯片的第二信号端通过所述布线板分别电性连接所述桥接芯片的所述上层布线层组以互通信号。

本发明实施例通过在桥接芯片中设置两个布线层组，并将其中一个用作布置电源路径为芯片供电，实现保证SOC芯片电源供电的充分性和可靠性的效果。

附图说明

图1是本发明实施例中的一种桥接芯片的结构示意图；

图2是本发明实施例中的桥接芯片的上层布线层组的局部结构示意图；

图3是本发明实施例中的一种桥接芯片的结构示意图；

图4是本发明实施例中的一种桥接芯片的结构示意图；

图5是本发明实施例中的一种半导体封装结构的结构示意图；

图6是本发明实施例中的一种半导体封装结构的结构示意图。

具体实施方式