[发明专利]半导体元件及其制造方法

说明书

本公开提供一种半导体元件及其制造方法。该半导体元件包括一基底；一第一半导体堆叠，具有一第一临界电压(threshold voltage)，并且包括位于该基底上的一第一绝缘堆叠；一第二半导体堆叠，具有一第二临界电压，并且包括位于该基底上的一第二绝缘堆叠；一第三半导体堆叠，具有一第三临界电压，并且包括位于该基底上的一第三绝缘堆叠。该第一临界电压、该第二临界电压和该第三临界电压彼此不同；该第一绝缘堆叠的一厚度不同于该第二绝缘堆叠的一厚度和该第三绝缘堆叠的一厚度，以及该第二绝缘堆叠的该厚度不同于该第三绝缘堆叠的该厚度。

技术领域

本公开主张2019年11月5日申请的美国正式申请案第16/674,312号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开关于一种半导体元件及其制造方法，特别涉及具有多个临界电压(threshold voltage)的半导体元件以及其制造方法。

背景技术

半导体元件用于各种电子应用中，例如个人电脑、移动电话、数字机和其他电子设备。此外，更复杂的元件设计需求正在增加。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种半导体元件，包括：一基底；一第一半导体堆叠，具有一第一临界电压(threshold voltage)，并且包括位于该基底上的一第一绝缘堆叠；一第二半导体堆叠，具有一第二临界电压，并且包括位于该基底上的一第二绝缘堆叠；一第三半导体堆叠，具有一第三临界电压，并且包括位于该基底上的一第三绝缘堆叠。该第一临界电压、该第二临界电压和该第三临界电压彼此不同；该第一绝缘堆叠的一厚度不同于该第二绝缘堆叠的一厚度和该第三绝缘堆叠的一厚度，以及该第二绝缘堆叠的该厚度不同于该第三绝缘堆叠的该厚度。

在一些实施例中，该第一绝缘堆叠包括位于该基底上的一第一底部绝缘层，该第三绝缘堆叠包括位于该基底上的一第三底部绝缘层和位于该第三底部绝缘层上的一第三顶部绝缘层。

在一些实施例中，该第二绝缘堆叠包括位于该基底上的一第二底部绝缘层、位于该第二底部绝缘层上的一第二中间绝缘层以及位于该第二中间绝缘层上的一第二顶部绝缘层。

在一些实施例中，该第一半导体堆叠还包括位于该第一底部绝缘层上的一第一底部导电层。

在一些实施例中，该第一半导体堆叠还包括位于该第一底部导电层上的一第一顶部导电层。

在一些实施例中，该第一半导体堆叠还包括位于该第一顶部导电层上的一第一填充层，该第一填充层由钨或铝形成。

在一些实施例中，该第二半导体堆叠还包括位于该第二顶部绝缘层上的一第二底部导电层。

在一些实施例中，该第二半导体堆叠还包括位于该第二底部导电层上的一第二顶部导电层。

在一些实施例中，该半导体元件还包括：附接到该第一半导体堆叠的两侧的一第一对内部间隙子(inner spacers)。

在一些实施例中，该半导体元件还包括：附接到该第一对内部间隙子的外表面的一第一对外部间隙子。

在一些实施例中，该半导体元件还包括：两个第一轻掺杂区，该两个第一轻掺杂区邻近该第一半导体堆叠并且位于该基底中。

在一些实施例中，该半导体元件还包括：两个第一重掺杂区，该两个第一重掺杂区与该第一对内部间隙子相邻并且位于该基底中。

在一些实施例中，该半导体元件还包括：与该第三半导体堆叠相邻的一第三应力区，其中该第三应力区的下部位于该基底中，该第三应力区的上部从该基底的一顶表面突出。