[发明专利]半导体元件及其制造方法

权利要求书

1.一种半导体元件，包括：

一基底；

一第一半导体堆叠，具有一第一临界电压，并且包括位于该基底上的一第一绝缘堆叠；

一第二半导体堆叠，具有一第二临界电压，并且包括位于该基底上的一第二绝缘堆叠；以及

一第三半导体堆叠，具有一第三临界电压，并且包括位于该基底上的一第三绝缘堆叠；

其中该第一临界电压、该第二临界电压和该第三临界电压彼此不同；该第一绝缘堆叠的一厚度不同于该第二绝缘堆叠的一厚度和该第三绝缘堆叠的一厚度，以及该第二绝缘堆叠的该厚度不同于该第三绝缘堆叠的该厚度。

2.如权利要求1所述的半导体元件，其中该第一绝缘堆叠包括位于该基底上的一第一底部绝缘层，该第三绝缘堆叠包括位于该基底上的一第三底部绝缘层和位于该第三底部绝缘层上的一第三顶部绝缘层。

3.如权利要求2所述的半导体元件，其中该第二绝缘堆叠包括位于该基底上的一第二底部绝缘层、位于该第二底部绝缘层上的一第二中间绝缘层以及位于该第二中间绝缘层上的一第二顶部绝缘层。

4.如权利要求3所述的半导体元件，其中该第一半导体堆叠还包括位于该第一底部绝缘层上的一第一底部导电层。

5.如权利要求4所述的半导体元件，其中该第一半导体堆叠还包括位于该第一底部导电层上的一第一顶部导电层。

6.如权利要求5所述的半导体元件，其中该第一半导体堆叠还包括位于该第一顶部导电层上的一第一填充层，该第一填充层由钨或铝形成。

7.如权利要求3所述的半导体元件，其中该第二半导体堆叠还包括位于该第二顶部绝缘层上的一第二底部导电层。

8.如权利要求7所述的半导体元件，其中该第二半导体堆叠还包括位于该第二底部导电层上的一第二顶部导电层。

9.如权利要求3所述的半导体元件，还包括附接到该第一半导体堆叠的两侧的一第一对内部间隙子。

10.如权利要求9所述的半导体元件，还包括附接到该第一对内部间隙子的外表面的一第一对外部间隙子。

11.如权利要求9所述的半导体元件，还包括两个第一轻掺杂区，该两个第一轻掺杂区邻近该第一半导体堆叠并且位于该基底中。

12.如权利要求11所述的半导体元件，还包括两个第一重掺杂区，该两个第一重掺杂区与该第一对内部间隙子相邻并且位于该基底中。

13.如权利要求3所述的半导体元件，还包括与该第三半导体堆叠相邻的一第三应力区，其中该第三应力区的下部位于该基底中，该第三应力区的上部从该基底的一顶表面突出。

14.如权利要求7所述的半导体元件，其中该第二半导体堆叠还包括一第二功能层，该第二功能层位于该第二顶部绝缘层和该第二底部导电层之间，该第二功能层的一厚度在约10埃至约15埃之间。

15.如权利要求7所述的半导体元件，其中该第二半导体堆叠还包括位于该基底与该第二底部绝缘层之间的一第二偶极层，并且该第二偶极层由以下材料的一个或多个形成：氧化镏、氧化硅镏、氧化钇、氧化硅钇、氧化镧、氧化硅镧、氧化钡和氧化硅钡。

16.如权利要求7所述的半导体元件，其中该第二半导体堆叠还包括位于该第二顶部绝缘层和该第二底部导电层之间的一第二保护层，并且该第二保护层由氮化钛形成。

17.如权利要求7所述的半导体元件，其中该第二半导体堆叠还包括位于第二填充层与该第二底部导电层之间的一第二封装层，该第二封装层的一厚度介于约15埃与约25埃之间。