[发明专利]集成芯片

说明书

在一些实施例中，本公开涉及一种集成芯片，其包括第一纳米片场效晶体管(nanosheet field effect transistor，NSFET)。第一NSFET包括：第一纳米片通道结构，排列于基板上；第二纳米片通道结构，直接排列于第一纳米片通道结构上；以及第一栅极结构。第一纳米片通道结构及第二纳米片通道结构在第一及第二源极/漏极区之间平行延伸。第一栅极结构包括第一导电环及第二导电环，分别完全包围第一纳米片通道结构及第二纳米片通道结构的多个外侧壁，且第一栅极结构包括第一材料。第一栅极结构也包括钝化层，其完全包围第一及第二导电环，且直接排列于第一及第二纳米片通道结构之间，且包括不同于第一材料的第二材料。

技术领域

本发明实施例涉及集成芯片，特别是涉及一种包含钝化层的集成芯片。

背景技术

半导体产业持续通过例如降低最小部件尺寸及/或将电子装置彼此排列得更近来改进各种电子装置(例如，晶体管、二极管、电阻器、电容器等)的整合密度，允许更多组件整合至一个给定的区域中。举例而言，纳米片场效晶体管(nanosheet field effecttransistorr，NSFET)包括垂直排列的纳米片通道结构，其中多个栅极包围每个纳米片通道结构以降低装置面积且增加装置控制。

发明内容

一种集成芯片，包括：第一纳米片场效晶体管，包括：第一纳米片通道结构，排列于基板上；第二纳米片通道结构，直接排列于第一纳米片通道结构上，且从第一源极/漏极区平行延伸至第二源极/漏极区；以及第一栅极结构，包括：第一导电环，包括第一材料且完全包围第一纳米片通道结构的多个外侧壁，第二导电环，包括第一材料且完全包围第二纳米片通道结构的多个外侧壁，以及钝化层，完全包围第一导电环及第二导电环，直接排列于第一纳米片通道结构及第二纳米片通道结构之间，且包括不同于第一材料的第二材料。

一种集成芯片，包括：第一纳米片场效晶体管(NSFET)，包括：第一源极/漏极区及第二源极/漏极区，具有第一掺杂类型且排列于基板上；第一纳米片通道结构及第二纳米片通道结构，排列于基板上且平行延伸于第一及第二源极/漏极区之间，其中第二纳米片通道结构是直接排列于第一纳米片通道结构上；第一栅极结构，包括：第一导电环，完全包围第一纳米片通道结构，以及第二导电环，完全包围第二纳米片通道结构；以及第二NSFET，横向排列于第一NSFET旁，且包括：第三源极/漏极区及第四源极/漏极区，具有不同于第一掺杂类型的第二掺杂类型，且排列于基板上；第三纳米片通道结构及第四纳米片通道结构，排列于基板上且平行延伸于第三及第四源极/漏极区之间，其中第四纳米片通道结构是直接排列于第三纳米片通道结构上；以及第二栅极结构，包括：第三导电环，完全包围第三纳米片通道结构，第四导电环，完全包围第四纳米片通道结构，以及钝化层，包围第三及第四导电环，且直接将第三导电环从第四导电环分离。

一种集成芯片的形成方法，包括：形成第一纳米片通道结构及第二纳米片通道结构于基板上，且平行延伸于第一源极/漏极区及第二源极/漏极区之间，其中第二纳米片通道结构是直接排列于第一纳米片通道结构上；形成第一介电环及第二介电环，其分别覆盖第一纳米片通道结构及第二纳米片通道结构的多个外表面；进行第一原子层沉积(atomiclayer deposition，ALD)制程以形成第一导电层于基板上，包括在第一介电环上的第一导电环以及在第二介电环上的第二导电环；以及进行第二ALD制程以形成钝化层于第一及第二导电环上，其中钝化层将第一及第二导电环分离。

附图说明

以下将配合附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1A～图1C示出了具有包含包括硅且排列于包括氮化钛(titanium nitride)的第一导电层上的钝化层的第一栅极结构的第一纳米片场效晶体管(NSFET)的一些实施例的各种视图。

图1D示出了包括第一导电层的第一栅极结构的功函数对包括氮化钛的第一导电层的厚度的一些实施例的图表。