[发明专利]芯片IO引脚验证系统和方法

说明书

本发明公开了一种芯片IO引脚验证系统和方法，其中芯片IO引脚验证系统包括主机、辅助设备；辅助设备包括若干辅助引脚，每一个辅助引脚分别与一个IO引脚对应电连接；辅助设备将配置辅助引脚上的电平信号在对象输出引脚上输出；主机读取对象输出引脚，并根据对象输出引脚的电平配置对象输入引脚；辅助设备将对象输入引脚上的电平信号在辅助目标引脚上输出；被测芯片根据预设测试配置响应当前待测引脚的电平信号以生成结果数据，并将结果数据保存至测试结果文件；主机读取测试结果文件以判断对应的IO引脚是否正常。本发明无需人工切换测试设备与被测芯片的引脚之间的连接，明显提高了测试验证的效率。

技术领域

本发明属于芯片IO引脚验证技术领域，尤其涉及一种芯片IO引脚验证系统和方法。

背景技术

在芯片设计过程中，越晚发现问题，所浪费的成本越高，特别是TO(流片)后，严重的问题可能需要重新流片，造成高额的费用支出，也会导致项目严重延期。芯片中包含的IO(输入输出)引脚类接口众多，快速且高覆盖率地完成验证有利于芯片及时发现缺陷，提升芯片质量。

目前，芯片IO引脚验证主要有以下方案：

方案1：人工随机抽取部分管脚直接配置寄存器，验证内容非常有限。

方案2：半自动化：通过工具生成部分配置项，借助辅助设备进行验证，由于UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)切换会导致与PC(个人电脑)通信中断，因此需要手动切换UART。

现有方案存在的缺点：

方案1：纯手工测试，无法覆盖到所有IO所有Case(测试用例)。

方案2：手动切换UART非常浪费时间，部分IO会有多重组合，导致验证条数大量增加(如EIC GPIO的组合162*8*29)，无法覆盖到。

发明内容

本发明要解决的技术问题是为了克服现有技术中芯片IO引脚验证的覆盖率低缺陷，提供一种芯片IO引脚验证系统和方法。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种芯片IO引脚验证系统，包括主机、辅助设备；

主机分别与被测芯片、辅助设备通信连接，主机配置被测芯片根据预设测试配置在配置引脚上输出预设电平信号；配置引脚为被测芯片的除当前待测引脚以外的IO引脚，配置引脚与当前待测引脚具有预设配对关系；

辅助设备包括若干辅助引脚，每一个辅助引脚分别与一个IO引脚对应电连接；

辅助设备还包括对象输出引脚、对象输入引脚，辅助设备将配置辅助引脚上的电平信号在对象输出引脚上输出；配置辅助引脚为配置引脚对应连接的辅助引脚；

主机读取对象输出引脚，并根据对象输出引脚的电平配置对象输入引脚；

辅助设备将对象输入引脚上的电平信号在辅助目标引脚上输出，辅助目标引脚为与当前待测引脚电连接的辅助引脚；

被测芯片根据预设测试配置响应当前待测引脚的电平信号以生成结果数据，并将结果数据保存至测试结果文件；

主机读取测试结果文件以判断对应的IO引脚是否正常。

较佳地，辅助设备基于FPGA(Field Programmable Gate Array，现场可编程门阵列)配置实现。

较佳地，主机与被测芯片通过UART口通信连接。

较佳地，主机通过UART口配置被测芯片，主机在启动芯片测试后释放UART口；主机在根据预设测试配置遍历全部IO引脚之后，重新启动UART口并通过UART口读取测试结果文件。