[发明专利]芯片IO引脚验证系统和方法

权利要求书

1.一种芯片IO引脚验证系统，其特征在于，包括主机、辅助设备；

所述主机分别与被测芯片、所述辅助设备通信连接，所述主机配置所述被测芯片根据预设测试配置在配置引脚上输出预设电平信号；所述配置引脚为所述被测芯片的除当前待测引脚以外的IO引脚，所述配置引脚与所述当前待测引脚具有预设配对关系；

所述辅助设备包括若干辅助引脚，每一个所述辅助引脚分别与一个所述IO引脚对应电连接；

所述辅助设备还包括对象输出引脚、对象输入引脚，所述辅助设备将配置辅助引脚上的电平信号在所述对象输出引脚上输出；所述配置辅助引脚为所述配置引脚对应连接的所述辅助引脚；

所述主机读取所述对象输出引脚，并根据所述对象输出引脚的电平配置所述对象输入引脚；

所述辅助设备将所述对象输入引脚上的电平信号在辅助目标引脚上输出，所述辅助目标引脚为与所述当前待测引脚电连接的所述辅助引脚；

所述被测芯片根据所述预设测试配置响应所述当前待测引脚的电平信号以生成结果数据，并将所述结果数据保存至测试结果文件；

所述主机读取所述测试结果文件以判断对应的所述IO引脚是否正常。

2.如权利要求1所述的芯片IO引脚验证系统，其特征在于，所述辅助设备基于FPGA配置实现。

3.如权利要求1所述的芯片IO引脚验证系统，其特征在于，所述主机与所述被测芯片通过UART口通信连接。

4.如权利要求3所述的芯片IO引脚验证系统，其特征在于，所述主机通过所述UART口配置所述被测芯片，所述主机在启动芯片测试后释放所述UART口；所述主机在根据所述预设测试配置遍历全部所述IO引脚之后，重新启动所述UART口并通过所述UART口读取所述测试结果文件。

5.如权利要求1所述的芯片IO引脚验证系统，其特征在于，所述配置引脚与所述当前待测引脚相邻。

6.一种芯片IO引脚验证方法，其特征在于，所述芯片IO引脚验证方法基于一芯片IO引脚验证系统实现，所述芯片IO引脚验证系统包括主机、辅助设备；

所述主机分别与被测芯片、所述辅助设备通信连接；

所述辅助设备包括若干辅助引脚，每一个所述辅助引脚分别与一个所述IO引脚对应电连接；

所述辅助设备还包括对象输出引脚、对象输入引脚；

所述芯片IO引脚验证方法包括以下步骤：

所述被测芯片根据预设测试配置在配置引脚上输出预设电平信号，所述配置引脚为所述被测芯片的除当前待测引脚以外的IO引脚，所述配置引脚与所述当前待测引脚具有预设配对关系；

所述辅助设备将配置辅助引脚上的电平信号在所述对象输出引脚上输出；所述配置辅助引脚为所述配置引脚对应连接的所述辅助引脚；

所述主机读取所述对象输出引脚，并根据所述对象输出引脚的电平配置所述对象输入引脚；

所述辅助设备将所述对象输入引脚上的电平信号在辅助目标引脚上输出，所述辅助目标引脚为与所述当前待测引脚电连接的所述辅助引脚；

所述被测芯片根据所述预设测试配置响应所述当前待测引脚的电平信号以生成结果数据，并将所述结果数据保存至测试结果文件；

所述主机读取所述测试结果文件以判断对应的所述IO引脚是否正常。

7.如权利要求6所述的芯片IO引脚验证方法，其特征在于，所述辅助设备基于FPGA配置实现。

8.如权利要求6所述的芯片IO引脚验证方法，其特征在于，所述主机与所述被测芯片通过UART口通信连接。

9.如权利要求8所述的芯片IO引脚验证方法，其特征在于，所述主机通过所述UART口配置所述被测芯片，所述主机在启动芯片测试后释放所述UART口；所述主机在根据所述预设测试配置遍历全部所述IO引脚之后，重新启动所述UART口并通过所述UART口读取所述测试结果文件。

10.如权利要求6所述的芯片IO引脚验证方法 ，其特征在于，所述配置引脚与所述当前待测引脚相邻。