[发明专利]半导体隔离结构及其制作方法

权利要求书

1.一种半导体隔离结构的制作方法，其特征在于，包括：

提供一半导体基底；

依次叠加形成垫氧化层和图形化的硬掩模层在所述半导体基底表面上；

以所述图形化的硬掩模层为掩模，刻蚀所述垫氧化层和所述半导体基底，形成多个沟槽，所述沟槽贯穿所述硬掩模层和所述垫氧化层且底面位于所述半导体基底内，所述沟槽露出所述硬掩模层和所述垫氧化层的侧壁；

执行第一回拉工艺，使得所述硬掩模层的侧壁沿扩大所述沟槽开口的方向内缩；

执行第二回拉工艺，使得所述垫氧化层的侧壁沿扩大所述沟槽开口的方向内缩，其中，内缩后的所述垫氧化层侧壁向外超出所述硬掩模层的侧壁，并且，经过所述第二回拉工艺，位于所述沟槽顶部边缘的半导体基底上表面被露出；以及

在所述沟槽内填满隔离介质。

2.如权利要求1所述的半导体隔离结构的制作方法，其特征在于，所述半导体基底包括高压区和低压区，多个所述沟槽包括位于所述高压区的多个第一沟槽和位于所述低压区的多个第二沟槽，相邻两个所述第一沟槽之间的间距大于相邻两个所述第二沟槽之间的间距。

3.如权利要求2所述的半导体隔离结构的制作方法，其特征在于，所述第一沟槽的开口宽度大于所述第二沟槽的开口宽度。

4.如权利要求2或3所述的半导体隔离结构的制作方法，其特征在于，多个所述第二沟槽在所述低压区内限定出多个有源区，执行所述第一回拉工艺后，所述低压区内的至少部分所述有源区上的硬掩模层被清除。

5.如权利要求4所述的半导体隔离结构的制作方法，其特征在于，所述低压区中宽度在0.1微米以下的所述有源区上的硬掩模层被清除。

6.如权利要求1所述的半导体隔离结构的制作方法，其特征在于，执行所述第二回拉工艺后，位于相邻两个所述沟槽之间半导体基底表面的垫氧化层的纵截面为正梯形或矩形。

7.如权利要求1所述的半导体隔离结构的制作方法，其特征在于，所述第一回拉工艺和所述第二回拉工艺采用湿法刻蚀工艺。

8.如权利要求1所述的半导体隔离结构的制作方法，其特征在于，在所述沟槽内填满所述隔离介质后，所述制作方法还包括：

执行平坦化工艺，使所述硬掩模层和所述隔离介质的上表面齐平；以及

去除所述硬掩模层和所述垫氧化层。

9.如权利要求1所述的半导体隔离结构的制作方法，其特征在于，所述垫氧化层的厚度为900埃~1100埃。

10.一种半导体隔离结构，其特征在于，所述半导体隔离结构利用如权利要求1至9任一项所述的制作方法制作得到。